一、端側AI：從手機到汽車的算力革命

當你用手機拍攝夜景時，NPU實時優(yōu)化光影；智能汽車在無網絡區(qū)完成障礙物識別；工業(yè)傳感器本地篩選異常數據——這些日常場景的背后，都藏著端側AI的身影。

所謂端側AI，即部署于終端設備的人工智能技術，無需依賴云端，通過本地芯片即可完成AI推理甚至部分訓練，憑借低延遲（如自動駕駛決策需＜10ms）、強隱私保護（數據無需上傳云端）、低網絡依賴的核心優(yōu)勢，正成為“端-邊-云”協(xié)同算力網絡的核心基石。

如今的端側AI已邁入規(guī)模化爆發(fā)期。據行業(yè)數據顯示，2025年中國端側AI芯片市場規(guī)模將達438億元，2030年更是有望突破1050億元，年復合增長率達19.1%。從應用領域看，消費電子是當前核心戰(zhàn)場，占整體市場營收的80%——2025年AI手機滲透率將達38%，出貨量預計4.7億部；而智能汽車則是增速最快的賽道，端側AI芯片在該領域的年復合增長率高達45%，且需滿足寬溫環(huán)境與ASIL-B安全認證等嚴苛要求。

但繁榮背后，三大核心瓶頸日益凸顯：

· 算力與功耗的矛盾：旗艦終端對NPU算力的需求已向500TOPS邁進，但先進制程的成本壓力陡增——3nm工藝芯片每降低10%功耗，成本便上漲30%，終端設備的續(xù)航需求更是讓“高算力低功耗”成為兩難命題；

· 場景碎片化難題：智能座艙需同時處理語音、視覺、觸控等多模態(tài)數據，工業(yè)質檢需高精度圖像識別，智能家居則追求輕量算力，單一架構的芯片難以適配全場景需求；

· 國產化卡脖子風險：EDA設計工具、先進封裝基板等關鍵環(huán)節(jié)仍依賴進口，高端端側AI芯片的良率控制也面臨挑戰(zhàn)，自主可控之路任重道遠。

二、Chiplet：破解端側AI困局的“算力樂高”

端側AI 的終極趨勢必然是實現(xiàn) “人類全覆蓋”—— 從老人手腕上的健康監(jiān)測手表，到電競玩家的低延遲耳機，從工程師的工業(yè)檢測終端，到兒童的教育學習設備，未來每一類人群、每一個細分場景，都將需要專屬的端側 AI 能力。這種 “全覆蓋” 必然催生海量個性定制需求：老人設備需強化心率、跌倒預警算法，電競設備需優(yōu)先保障毫秒級響應，工業(yè)終端需適配復雜環(huán)境下的抗干擾算力…… 傳統(tǒng)芯片的標準化模式，根本無法滿足這種 “一人一策”、“一場景一方案” 的需求。

面對端側AI的發(fā)展瓶頸，Chiplet（芯粒）技術給出了破局答案。這種將大芯片拆分為可復用、可組合的小芯粒，再通過先進封裝技術集成的“算力樂高”模式，正從根本上重塑端側芯片的設計邏輯，精準擊中行業(yè)痛點。

1. 算力突破：成熟制程下的性能躍遷

端側設備對功耗的敏感度遠超云端——比如TWS耳機的AI降噪芯片，功耗需控制在5mW以內；智能手表的健康監(jiān)測芯片，更是要在微瓦級功耗下實現(xiàn)算力輸出。而先進制程雖能提升性能，卻帶來了難以承受的成本壓力。Chiplet的異構集成方案，恰好平衡了“算力、功耗、成本”三者關系：將高算力需求的NPU芯粒采用先進制程制造，通用CPU、存儲等芯粒則使用成熟制程，通過2.5D/3D封裝技術實現(xiàn)芯粒間的高效互聯(lián)，既保證性能，又降低整體成本。

2. 場景適配：模塊化應對碎片化需求

“千人千面” 的應用場景，是端側AI芯片設計的核心挑戰(zhàn)，而 “人類全覆蓋” 的趨勢更讓這種挑戰(zhàn)升級為 “億萬場景、億萬需求”。傳統(tǒng)SoC芯片 “一刀切” 的架構，要么因算力過剩導致成本浪費，要么因性能不足無法滿足需求，“定制化” 的門檻極高。而 Chiplet 的模塊化特性恰好可以讓芯片具備“按需組合”的能力：

通過將大芯片分解為可復用的標準化芯粒，既能提升制造良率（小芯片的良率遠高于大芯片），又能實現(xiàn)功能模塊的靈活組合。Chiplet模式將徹底改變傳統(tǒng)Fabless模式的"單向供給"邏輯，使得用戶可根據不同場景的算力、接口、功耗需求，靈活搭配芯粒組合，大幅提升場景適配效率。

例如，可以將芯片的“通用功能”與“AI算力”解綁，設計標準化的基礎芯粒（如CPU、存儲、接口芯粒）和定制化的AI芯粒（如輕量NPU、高精度NPU、多模態(tài)處理芯粒），再通過應互聯(lián)技術實現(xiàn)芯粒間的快速適配。之后，針對智能家居場景，可組合“基礎芯粒+單輕量NPU芯粒”，滿足語音控制、環(huán)境感知等需求；針對智能座艙場景，則搭配“基礎芯粒+雙高精度NPU芯粒”，支撐多屏交互、駕駛員監(jiān)測等復雜功能；而L4級自動駕駛場景，只需進一步擴展NPU芯粒數量，即可實現(xiàn)超大算力輸出。這種模式不僅將芯片研發(fā)周期從傳統(tǒng)的18個月縮短至6個月，還能讓企業(yè)根據訂單需求靈活調整配置，研發(fā)成本降低70%，極大提升了端側AI芯片的場景響應速度。

3. 自主可控：加速國產供應鏈協(xié)同突破

端側AI 芯片的國產化進程，一直受限于封裝、基板等關鍵環(huán)節(jié)的 “卡脖子” 問題。而 Chiplet 技術通過標準化互聯(lián)接口，推動國產供應鏈各環(huán)節(jié)的協(xié)同創(chuàng)新，為自主可控提供了新路徑。

在封裝環(huán)節(jié)，長電科技、通富微電等國產封裝企業(yè)，優(yōu)化Chiplet 的互聯(lián)協(xié)議與封裝工藝，成功實現(xiàn)了全國產化的 2.5D 封裝方案，封裝良率提升至 98% 以上；在基板領域，北極雄芯與深南電路合作開發(fā)的高密度互聯(lián)基板，性能達到國際同類產品水平，成本卻降低 25%。更重要的是，隨著 UCIe（通用芯粒互聯(lián)協(xié)議）等標準的成熟，不同國產廠商的芯粒可實現(xiàn) “自由組合”—— 企業(yè)可采用華為的 NPU 芯粒、龍芯的 CPU 芯粒、長電科技的封裝服務，再搭配華大九天的 EDA 工具，快速搭建自主可控的端側 AI 芯片方案。這種 “分工協(xié)作、優(yōu)勢互補” 的模式，正加速端側 AI 芯片的國產替代進程，為中國芯片產業(yè)開辟新賽道。

三、未來已來：端側AI與Chiplet的協(xié)同圖景

隨著大模型向邊緣端滲透（如Meta的7B參數模型經量化后可在手機端運行），端側AI對算力的需求將持續(xù)激增，而Chiplet技術的演進方向也愈發(fā)清晰，二者的深度協(xié)同將開啟終端智能的新未來。

“一顆芯片打天下”是過去標準化芯片的邏輯 —— 一款 SoC 芯片覆蓋手機、平板、電視等多類設備，靠規(guī)模效應降低成本；而 “億萬顆芯片打天下”則是 Chiplet 支撐下的新邏輯：通過標準化芯粒的“自由組合”，為每一個細分場景、每一類人群打造專屬芯片，用“海量定制”替代“批量復制”。這種轉變的核心驅動力，正是端側 AI “人類全覆蓋” 的趨勢，而 Chiplet 則是實現(xiàn)這一轉變的核心技術路徑。

從技術層面看，3D堆疊集成將成為重要方向——通過Chiplet與PIM（存內計算）技術的結合，將存儲芯粒與計算芯粒垂直堆疊，可大幅提升數據傳輸帶寬（如語音推理場景需30GB/s帶寬），解決端側大模型運行的“內存瓶頸”；智能調度算法也將進一步升級，通過實時監(jiān)測場景需求，自動分配各芯粒的算力資源，將算力利用率提升至70%以上，避免資源浪費。

從應用層面看，Chiplet的 “跨場景復用” 特性將打破行業(yè)壁壘——車規(guī)級NPU芯粒經輕微改造后，可用于工業(yè)設備的質檢場景；智能家居的輕量算力芯粒，也能適配可穿戴設備，大幅降低邊際成本。據行業(yè)預測，未來3-5年，智能汽車將超越消費電子，成為端側AI芯片的最大應用領域，而Chiplet技術將支撐這一轉型，幫助企業(yè)快速響應市場需求。

正如無錫高新區(qū)科產集團在調研中所言：Chiplet技術，不僅是端側AI算力突破的關鍵，更是中國芯片企業(yè)實現(xiàn)‘換道超車’的核心競爭力。在這場終端智能的革命中，端側AI與Chiplet的協(xié)同，將不僅改變芯片的設計與制造方式，更將推動AI技術深入生活的每一個角落，讓“智能無處不在”的未來加速到來。

< 奇普樂 · 往期文章 >