當(dāng)芯片制程推進至7nm 以下，摩爾定律的兩大瓶頸愈發(fā)尖銳：

一方面，研發(fā)成本呈指數(shù)級攀升：5nm 制程研發(fā)成本超 50 億美元，3nm 突破 100 億美元，僅少數(shù)頭部企業(yè)能承擔(dān)；

另一方面，物理極限逼近：3nm 晶體管溝道長度已接近原子半徑，漏電、發(fā)熱問題難以突破，單芯片制程升級的 “性價比” 持續(xù)下降。

正是在這一背景下，Chiplet（芯粒）技術(shù)成為產(chǎn)業(yè)破局的核心路徑 ——通過將復(fù)雜芯片拆分為多個異構(gòu)裸片，再用2.5D/3D 封裝集成，既規(guī)避了單一先進制程的成本與技術(shù)風(fēng)險，又能延續(xù)性能提升曲線。

而支撐這一變革的關(guān)鍵，正是EDA（電子設(shè)計自動化）工具。作為芯片從 “圖紙” 到 “成品” 的全流程支撐，EDA 并非單一軟件，而是覆蓋 “設(shè)計→制造→封裝” 全環(huán)節(jié)的工具集群：

按芯片開發(fā)核心環(huán)節(jié)劃分，可分為設(shè)計類、制造類、封裝類 EDA；

按服務(wù)對象則可分為兩類：一類是聚焦集成電路（IC）內(nèi)部設(shè)計的芯片級 EDA，解決裸芯片如何實現(xiàn)功能的問題；另一類是聚焦芯片與外部電路互聯(lián)的板級EDA，負(fù)責(zé)芯片如何融入系統(tǒng)的最后一步，二者共同構(gòu)成 Chiplet 時代芯片開發(fā)的技術(shù)底座。

一、芯片級EDA：裸芯片落地的 “全流程支撐者”

芯片級EDA 聚焦 IC 本身的設(shè)計全流程，核心解決 “芯片內(nèi)部如何精準(zhǔn)實現(xiàn)功能” 的問題，覆蓋三大核心階段：

1、前端設(shè)計：把需求“翻譯” 成可驗證的代碼

工程師先將“處理 5G 信號”“待機功耗低于 50 毫安” 等功能需求，通過 Verilog/VHDL 硬件描述語言轉(zhuǎn)化為 RTL 代碼；再用仿真工具模擬多任務(wù)并發(fā)、極端溫度等實際場景，排查邏輯漏洞 —— 這一步能提前發(fā)現(xiàn) 80% 以上的設(shè)計錯誤，直接規(guī)避單次超千萬元的流片損失（流片即芯片首次量產(chǎn)，失敗需重新設(shè)計，成本極高）。

2、后端設(shè)計：給百億晶體管“規(guī)劃家園”

面對3nm 芯片中 1000 億個晶體管的排布需求（人工完全無法完成），布局布線工具會自動規(guī)劃晶體管位置與線路連接；隨后物理驗證工具校驗線寬、間距等參數(shù)是否符合晶圓廠制造規(guī)則，最終生成可直接用于生產(chǎn)的 GDSII 版圖文件（相當(dāng)于晶圓廠的 “施工圖紙”）。

3、封裝設(shè)計：確保多裸片“協(xié)同工作”

通過芯片級封裝類EDA 工具設(shè)計裸片布局、互聯(lián)線路及散熱路徑。尤其在 2.5D/3D 先進封裝中，多裸片堆疊易出現(xiàn)時序不同步、局部過熱問題，工具需支持多裸片時序同步仿真與熱分析，避免集成后信號沖突或裸片燒毀。

二、板級EDA：芯片系統(tǒng)集成的 “最后一公里抓手”

板級EDA 聚焦芯片與外部電路、元器件的協(xié)同互聯(lián)，核心是印刷電路板（PCB）設(shè)計工具 —— 它相當(dāng)于芯片的 “系統(tǒng)接線員”，負(fù)責(zé)將封裝后的芯片、電阻、電容、傳感器等元器件，按設(shè)備功能需求優(yōu)化布局并規(guī)劃線路連接，最終實現(xiàn) “芯片 - 元器件 - 外設(shè)” 的穩(wěn)定聯(lián)動。

以手機主板為例：主控芯片需與攝像頭模組、電源管理芯片、顯示屏驅(qū)動芯片精準(zhǔn)對接，板級EDA 工具需解決三大核心問題：

一是空間優(yōu)化，在手機狹小的主板面積內(nèi)規(guī)避元器件堆疊導(dǎo)致的信號干擾；

二是線路安全，計算合理的線路間距（防止短路）與線寬（避免電流過大燒毀線路）；

三是信號穩(wěn)定，優(yōu)化高頻信號（如5G 射頻信號）的傳輸路徑，減少延遲與損耗。

可以說，沒有板級EDA 的精準(zhǔn)規(guī)劃，即便芯片性能再強，也無法與外設(shè)協(xié)同工作，設(shè)備功能更無從落地。

三、EDA 壟斷與摩爾定律困境：Chiplet 破局的 “雙重推力”

長期以來，全球EDA 市場被三大巨頭牢牢掌控：新思科技（Synopsys）、楷登電子（Cadence）、西門子（Siemens EDA）合計占據(jù)全球 80% 以上份額，國內(nèi)企業(yè)全球市占率不足 5%。而這一壟斷格局，恰好與摩爾定律的困境形成 “疊加制約”—— 當(dāng)單芯片制程升級越來越難、成本越來越高時，企業(yè)本需通過 EDA 工具優(yōu)化設(shè)計效率、降低成本，但壟斷導(dǎo)致的工具 “卡脖子”，進一步壓縮了產(chǎn)業(yè)騰挪空間。

正是在這種雙重壓力下，Chiplet 技術(shù)的價值被徹底激活：它通過 “多裸片異構(gòu)集成” 繞開單一先進制程的限制，而這一模式的落地，又反過來對傳統(tǒng) EDA 工具提出了全新挑戰(zhàn)：

1.流程重構(gòu)：從 “線性串行” 到 “多主體并行協(xié)同”

傳統(tǒng)芯片設(shè)計是“前端→后端→封裝” 的線性串行流程，所有環(huán)節(jié)由同一團隊推進，參數(shù)無需跨主體同步；但 Chiplet 設(shè)計中，CPU 裸片可能由 A 企業(yè)開發(fā)、GPU 裸片由 B 企業(yè)設(shè)計、存儲裸片由 C 企業(yè)負(fù)責(zé)，需實時同步信號接口標(biāo)準(zhǔn)（如數(shù)據(jù)傳輸速率）、時序參數(shù)（如信號延遲閾值）、互聯(lián)規(guī)則（如線路阻抗匹配）三大核心信息。

傳統(tǒng)EDA 工具缺乏專門的多主體協(xié)同模塊，各設(shè)計方只能通過線下文檔傳遞參數(shù)，不僅效率低，還易出現(xiàn)參數(shù)更新不同步—— 比如 A 企業(yè)調(diào)整了 CPU 裸片的信號輸出頻率，卻未及時同步給 B 企業(yè)，導(dǎo)致 GPU 裸片接收端時序不匹配，最終集成后出現(xiàn)信號丟包，直接造成設(shè)計失敗。

2.功能升級：從 “單物理場分析” 到 “多物理場耦合仿真”

傳統(tǒng)EDA 只需聚焦電性能—— 比如計算信號延遲、優(yōu)化功耗；但 Chiplet 多裸片集成后，電、熱、力、電磁四大物理場深度綁定，牽一發(fā)而動全身：

· 不同制程裸片的功耗密度差異顯著（7nm CPU 裸片功耗密度約為 14nm 存儲裸片的 3 倍），局部高溫會燒毀裸片間的互聯(lián)線路；

· 2.5D 封裝中的硅中介層（interposer）受機械應(yīng)力影響，孔徑易變形，導(dǎo)致互聯(lián)可靠性下降；

· 高頻信號在多裸片間傳輸時，會產(chǎn)生電磁干擾，影響相鄰裸片的正常工作。

3.協(xié)議適配：UCIe協(xié)議全流程工具鏈亟待補位

Chiplet 多裸片要實現(xiàn)無縫對話，必須依賴統(tǒng)一的互聯(lián)協(xié)議 —— 目前行業(yè)主流是 UCIe（1.0/2.0）協(xié)議，這要求 EDA 工具覆蓋 “協(xié)議定義→接口設(shè)計→仿真驗證” 全流程：

需能生成符合UCIe 標(biāo)準(zhǔn)的接口 IP，如數(shù)據(jù)收發(fā)模塊；

需能模擬多裸片間的協(xié)議傳輸場景，如高負(fù)載下的數(shù)據(jù)擁塞；

需能驗證協(xié)議兼容性，如不同廠商裸片的UCIe 接口是否互通。

4.協(xié)同突破：從 “分段隔離” 到 “設(shè)計-制造-封裝實時聯(lián)動”

傳統(tǒng)EDA 工具的核心是服務(wù)設(shè)計環(huán)節(jié)，與制造、封裝環(huán)節(jié)的數(shù)據(jù)互通存在明顯滯后 —— 比如晶圓廠調(diào)整了蝕刻深度參數(shù)，需 1-2 周才能反饋到設(shè)計端；封裝廠發(fā)現(xiàn)硅中介層孔徑誤差，也無法及時讓設(shè)計端調(diào)整裸片布局。

但Chiplet 對工藝精度的敏感度遠(yuǎn)高于傳統(tǒng)單芯片：晶圓廠蝕刻深度偏差僅 1nm，就可能導(dǎo)致裸片互聯(lián)線路斷路；封裝廠硅中介層的孔徑誤差超 5%，會直接導(dǎo)致裸片無法對接。傳統(tǒng) EDA 缺乏 “設(shè)計 - 制造 - 封裝” 數(shù)據(jù)實時聯(lián)動平臺，設(shè)計端無法快速響應(yīng)工藝變化，易出現(xiàn) “設(shè)計符合規(guī)則，但生產(chǎn)無法實現(xiàn)” 的尷尬局面。

結(jié)語：國產(chǎn)EDA 的 Chiplet 破局機遇

國產(chǎn)EDA 雖然已經(jīng)不斷實現(xiàn)突破，但如果要打破國際壟斷，需抓住 Chiplet 帶來的 “換道機遇”：短期需鞏固傳統(tǒng)優(yōu)勢，守住 “基本盤”；長期需聚焦 Chiplet 的核心技術(shù)挑戰(zhàn)，攻堅多物理場協(xié)同仿真、UCIe 協(xié)議全流程工具鏈、設(shè)計 - 制造 - 封裝數(shù)據(jù)聯(lián)動平臺等關(guān)鍵環(huán)節(jié)，填補技術(shù)空白。

Chiplet 給 EDA 帶來的挑戰(zhàn)，本質(zhì)是重構(gòu)產(chǎn)業(yè)技術(shù)格局的機遇 —— 誰能率先突破 Chiplet 適配的核心技術(shù)，誰就能在下一代 EDA 競爭中占據(jù)主動；而國產(chǎn) EDA 若能抓住這一機遇，不僅能支撐國內(nèi) Chiplet 技術(shù)的規(guī)?；瘧?yīng)用，更能實現(xiàn)從 “跟跑” 到 “并跑” 甚至 “領(lǐng)跑” 的跨越。

< 奇普樂 · 往期文章 >