免費模擬IC版圖外包服務，您需要嗎？

版圖密度>90%，前后仿真性能偏差?。菏匠咄瞥鯝MALGAM，重新定義模擬IC版圖自動化

在模擬IC設計流程中，版圖實現環節長期面臨三項核心挑戰。

第一，手工布局布線的時間成本不可控。典型的中等規模運放包含數十個管子，涉及差分共質心匹配、dummy器件插入以及多組電流鏡的匹配擺放。工程師需要反復調整器件位置與方向以滿足匹配規則，同時兼顧面積約束和長寬比要求。一輪完整的版圖設計從布局到通過DRC/LVS，往往需要數個工作日，若設計迭代，消耗時間更多。

第二，寄生參數的不可預見性導致前后仿真性能偏離顯著。手工版圖的寄生分布高度依賴設計者經驗，電源網絡走線寬度不夠會引入IR Drop，導致偏置點漂移、增益下降；互連線間耦合電容過大會造成帶寬衰減和相位裕度退化。前仿真階段預留的設計裕度，常因版圖實現引入的額外寄生而被侵蝕，極端情況下甚至需要返回電路設計修改參數，造成設計反復。

第三，現有自動化版圖工具在實際應用中存在明顯局限。部分工具以通過DRC /LVS 為第一目標，生成版圖密度不高，面積浪費嚴重；另有工具雖可實現高密度布局，但寄生控制能力不足，后仿真性能與前仿真偏差較大。這使得工程師對自動化工具缺乏信任，難以在高速、高精度電路中實際部署。

十方尺自主研發的模擬版圖自動化工具AMALGAM，針對上述問題提供了一體化解決方案。AMALGAM以電路匹配約束與寄生可控為設計前提，實現版圖密度的最大化，其自動布局算法支持設計者輸入長寬比等約束條件，同時實現DRC/LVS一次性通過。在寄生控制方面，AMALGAM對器件布局、電源網絡走線、互連線間距均采取優化策略，使得反提結果與前仿真趨近一致，電源網絡IR Drop被控制在極小范圍，互連耦合電容亦得到有效抑制。

本文選用兩個典型運放進行實測，分別為65nm軌到軌兩級運放和180nm BCD工藝空載運放，通過前仿真、No RC后仿真以及遞進式R+C與R+C+CC后仿真的性能對比，驗證AMALGAM的版圖實現質量與寄生控制能力。

案例一：65nm軌到軌兩級運放

第一組案例為一個65nm工藝下的軌到軌兩級運放，電路結構如上圖所示。該電路包含2個差分共質心匹配、8個共質心匹配（每一行保證共質心）、5個帶dummy的單管陣列以及4個無dummy開關管，合計14個PMOS與15個NMOS，共29個管子。此規模下，手工完成共質心布局與dummy插入需要大量迭代時間。

下圖為AMALGAM按長寬比1:1自動生成的版圖結果。該版圖DRC與LVS檢查結果均為一次性通過，無需人工修正。

下圖為同一電路按長寬比2.5:1自動生成的版圖。兩種長寬比下，AMALGAM均直接輸出滿足約束的版圖方案，表明工具具備根據設計者給定的面積約束靈活調整布局的能力，而非依賴固定模板。

下圖給出了負載電容5pF條件下的閉環仿真結果。這里分別給出了前仿真結果，兩種版圖下的No RC后仿真結果（以評估布局引入的非理想效應），以及兩種版圖下的R+C+CC后仿真結果（以評估布線引入的寄生）。

下表為詳細參數對比，包含前仿真、No RC寄生反提以及完整后仿真三組數據。前仿真與兩種版圖的No RC反提結果在增益、GBW和相位裕度上均展現出較高的一致性，表明器件布局引入的非理想效應較小。No RC到R+C+CC后仿真，增益和GBW幾乎一致，相位裕度下降約3°至4°，退化平滑，無異常跳變，說明互連線寄生影響可控，版圖整體寄生分布均勻。

案例二：180nm BCD空載運放

第二組案例為180nm BCD工藝下含共模反饋的單級運放。原理圖如下圖所示，包含2個差分共質心匹配和4個共質心匹配，共計8個NMOS與9個PMOS，17個管子?？蛰d運放對電源網絡IR Drop和互連線耦合電容極為敏感，是檢驗版圖寄生控制能力的典型場景。

下圖為AMALGAM自動生成的版圖。

下圖為無負載開環仿真結果。這里分別給出了前仿真結果，No RC后仿真結果（以評估布局引入的非理想效應），R only后仿真結果（以評估布線的IR Drop對性能影響），R+C后仿真結果（以評估布線到地電容對帶寬的影響）以及R+C+CC后仿真結果（以評估布線引入的耦合寄生）。

下表列出了前仿真與四級遞進寄生反提（Post_NoRC、Post_R、Post_R+C、Post_R+C+CC）的完整對比數據。

遞進反提數據趨勢平滑，驗證了四個層次：前仿真與No RC高度一致，表明器件布局引入的非理想效應極小；No RC與Post_R幾乎無變化，說明電源網絡IR Drop可忽略；Post_R+C與Post_R相比，3dB帶寬掉了16.8%，GBW掉了37.5%，考慮到空載條件下寄生電容主導輸出負載，且GHz級節點對寄生高度敏感，該退化量合理；Post_R+C與Post_R+C+CC差異微小，證明互連線耦合電容得到有效控制。

AMALGAM核心優勢

基于兩組案例的數據分析，AMALGAM的技術特性可歸納為以下兩點：

1. 高版圖密度與自動布局布線能力

版圖密度超過90%，DRC/LVS一次性通過。支持多種長寬比約束下的自動布局布線，滿足不同模塊在頂層規劃中的面積形狀需求。

2. 版圖實現寄生可控，前后仿真趨近一致。
器件布局引入的非理想效應較小，電源網絡IR Drop控制到位，互連線耦合抑制干凈。設計裕度在版圖實現中得到完整保留，可用于對寄生敏感的高速高精度電路。如果您也想試試

我們目前開放免費版圖外包服務：把您的電路設計交給我們，我們用AMALGAM幫您自動生成版圖，并完成DRC/LVS驗證和寄生反提仿真，把結果發回給您驗證。

這項服務目前僅對已簽署NDA的客戶開放，且暫時只支持兩個工藝。如果您手頭正好有項目卡在版圖環節，或者單純想看看AMALGAM的能力表現，歡迎來聊。

客服微信：Sephonchi_Consult

—— 芯榜 ——

芯榜成立于 2015 年，是半導體垂直領域的產業媒體與數字化服務平臺。全網覆蓋超 100 萬垂直行業用戶，核心提供專業榜單發布、原創訪談、產業報告、峰會活動及研究咨詢等服務。已合作近千家半導體生態企業，聯動多家基金公司與產業媒體，助力硬科技產業發展。