新智元報道

【新智元導讀】219個詞喂給AI，12小時后，一份7nm芯片版圖出來了，工程師全程沒碰鍵盤。這條芯片行業幾十年沒有AI走完過的路，第一次走通了。

一套跑在云端的大模型Agent系統，收到了一段219個英文單詞的需求描述。

12小時后，它輸出了一顆CPU的GDSII版圖文件。整個過程，沒有工程師參與過任何一個設計環節。

雖然這顆VerCore的跑分僅相當于2011年的Intel Celeron SU2300，并不包含緩存實現，甚至還沒流片。

但真正震動EDA圈的，不是這顆CPU能跑多快，而是這12小時里發生的事：從需求理解、架構設計、代碼實現、功能驗證，到時序收斂、物理版圖，AI自己全走完了。

「工程師寫代碼」這個環節，第一次被AI整段跳過。

https://arxiv.org/abs/2603.08716

AI芯片設計初創公司Verkor在技術報告中披露了這項工作，他們把這套系統叫Design Conductor，它設計出來的CPU被稱作VerCore。

Design Conductor接收的是一段219個英文單詞描述的需求，核心要求大意是：

你的任務是構建VerCore，一個支持RV32I和ZMMUL的RISC-V CPU核心，實現簡單的5級流水線、順序、單發射設計，目標CoreMark分數最大化，目標時鐘頻率1.6GHz，使用OpenROAD flow腳本生成最終GDSII輸出，使用ASAP7 PDK。

它產出的是基于ASAP7 學術7nm PDK的tape-out ready GDSII版圖文件。

VerCore設計A（左，更高性能）與設計B（右），版圖尺寸70μm×70μm，由Design Conductor自主生成

這個過程中間包括一整條傳統芯片設計流程：需求分析、架構設計、RTL編碼、功能驗證、時序收斂、后端布局布線。

把整條流程類比成造一棟樓，傳統做法是建筑師畫圖、結構工程師算梁柱、監理驗收、施工隊布管線，幾十上百號人層層接力。

而Design Conductor就像一個總包，你給它幾句話，它就把所有環節做完。

用Verkor創始人Suresh Krishna的話說：讓AI Agent把整個問題自己解決掉。

它不是聊天機器人

而是一個會調度工具鏈的Agent

Design Conductor本身不是一個AI模型，而是一個LLM harness，一套圍繞大語言模型構建的任務編排框架。

根據論文描述，Design Conductor的架構包含核心調度模塊、上下文管理器、長期記憶系統、LLM會話、工具服務器和執行環境。

它運行在分布式云端，支持多個子Agent實例并行工作。

Design Conductor典型設計流程，從需求分析到GDSII，各子Agent分工協作

設計開始時，Design Planning Agent負責需求分析、微架構和實施計劃；隨后Design Review Agent 對方案做「painstaking, manual」的逐場景審查。

緊接著，Module Implementation Subagent負責實現每個模塊、生成測試臺，并在模塊級測試通過后移交集成。

System Integration Agent負責把所有RTL整合起來，運行端到端系統測試。

如果出現功能錯誤，Root Cause Analysis Subagent負責從VCD波形里找根因、提出修復方案。

最后，PPA Closure Subagent負責分析時序、面積、功耗問題，必要時修改RTL和后端腳本，直到滿足約束。

AI做的事，是把這些工具按正確的順序調用起來，讓它們協同跑完整個流程。

它debug的方式

像個有潔癖的老工程師

論文里記錄了Design Conductor自主發現并修復一個典型bug的過程，讀完你會覺得，這不像AI在做事，更像一個有潔癖的資深工程師。

測試運行時，系統發現寄存器寫入出現了不匹配：預期寫入x2寄存器，實際卻是x5被寫了錯誤的值。

DC沒有蒙。它先把VCD波形文件轉成CSV，寫了一段Python腳本，逐行提取時間戳、寄存器地址和寫入數據，然后跟Spike模擬器的參考輸出逐條比對。

定位出來了：PC=0x2008處有一條JAL指令（跳轉并鏈接），branch_taken信號已正確拉高，目標地址是0x2020。但跳轉后，原本應該被清除的0x200c處的指令（AUIPC x5）沒有被沖刷，繼續執行，把錯誤的值寫入了x5。

根本原因是：流水線flush邏輯存在缺陷，跳轉發生后，投機取指的指令沒有被正確作廢。

DC隨后生成了修復方案，改動RTL，重新跑測試，通過。

整個過程沒有人工介入。

但這個過程并不優雅。Verkor工程副總裁David Chin對此解釋道：「我們在用算力換經驗。」

換句話說，AI Agent能跑通流程，不等于它真懂這件事。它用試錯的次數，補上了人類工程師靠多年積累形成的直覺。

Design Conductor為定位寄存器寫入錯誤，自主編寫的波形分析腳本

跑分停在2011年

但AI打通的那條路從來沒有人走完過

VerCore最終的量化結果是：CoreMark分數3261，時鐘頻率1.48GHz，面積2809平方微米，使用ASAP7 7nm PDK。

Verkor在論文里給出了一個性能參照：大致相當于2011年中期的Intel Celeron SU2300。

當然，這個對比需要放在正確的坐標來解讀。

CoreMark是嵌入式處理器核心的常用基準測試，專門測的是處理器核心功能，不代表桌面CPU的綜合性能、緩存體系、系統吞吐量。

Tom's Hardware的報道也明確指出，VerCore是五級流水、順序、單發射設計，沒有緩存，沒有亂序執行。

拿它和現代CPU比性能，是錯誤的問法。

此外，VerCore目前只存在于仿真中。

IEEE Spectrum和Tom's Hardware都明確寫到，VerCore通過Spike ISA模擬器做功能驗證，版圖在ASAP7這個亞利桑那州立大學與ARM Research合作開發的學術預測性PDK上生成。

ASAP7是研究用PDK，不等于臺積電或三星的真實量產7nm工藝。理論上可以送往代工廠，但Verkor目前尚未實際流片。

雖然，VerCore性能不強，設計也不復雜，但那12小時內跑通的那條從規格到版圖的路，以前從來沒有AI走完過。

VerCore五級流水線結構，含早期分支解析、轉發邏輯和高效乘法器

迭代成本斷崖式下降

但算力代價也不容忽視

傳統領先芯片設計，超過4億美元投入，18至36個月周期，數百人團隊，驗證成本占總成本50%以上。

這個門檻決定了一件事：很多本來可以存在的芯片，因為太貴而從來沒有被造出來。Design Conductor想解決的，正是這個問題。

Verkor的愿景是未來原本需要100人以上、花18至36個月才能完成一顆芯片的團隊，將能夠同時探索多個從概念到GDSII的設計方案，整體流片周期壓縮到3至6個月。

這個判斷的前提是Agent系統大幅承接了原來工程師的執行工作，人的角色從「操作EDA工具」轉向「目標設定和架構引導」。

受益最大的賽道，不是旗艦處理器。

IEEE Spectrum指出，RISC-V的流行部分原因就是它是免費開放的標準，通常用于對性能要求沒那么極端但對成本極度敏感的應用場景。

如果Agent能把芯片探索期的成本壓下去，最先受益的是小團隊和低量定制市場，那些「以前連立項都立不了」的定制芯片。

當然，算力代價也是真實的。

Tom's Hardware的報道里有一個細節：設計這顆相對簡單的CPU，Design Conductor消耗了「數百億個token」。

隨著設計復雜度上升，計算成本是否可控，還是一個還沒有答案的問題。

判斷力

仍是變革中最值錢的東西

判斷力，仍是這場變革中最值錢的東西。

Verkor團隊在論文里坦承了三個問題。

架構決策上，AI有時會繞遠路。比如時序跑不過時，它會先去想要不要把流水線加深，而有經驗的工程師一眼就知道先找更簡單的原因。

代碼理解上，AI會把硬件描述語言的運行邏輯當成普通程序來理解。硬件是并行的，不是順序執行的，這個誤判會讓調試過程變得很低效。

規格理解上，需求文檔必須寫得極度精確。少寫一個CPI約束，AI可能就默默交出一顆分支處理很差的處理器。

以前，資深芯片架構師的一大部分時間花在操作EDA工具、調配置、盯時序報告；未來，人的精力會集中到它真正稀缺的地方：判斷應該造什么樣的架構、在哪里做性能和面積的取舍、什么時候相信工具報告什么時候質疑它。

Verkor論文中有一個判斷，很好地概括了這種變化：

資深工程師和大師級設計師將擁有更少的「工具操作員」職責，轉而依靠他們的判斷力和經驗。

所以某些項目可能由 5–10 名跨領域專家設定目標、審查關鍵決策，再由一群 Agent 承接大量 RTL、驗證和后端迭代工作。

Verkor設想的未來團隊模式，多個子團隊各自從概念跑到版圖，打破單一串行流程

VerCore只是一個開始，也許下一顆芯片復雜度會是它的十倍、百倍。

那時候AI還能獨自扛下來嗎？還沒人知道答案。

參考資料：

https://spectrum.ieee.org/ai-chip-design

https://arxiv.org/abs/2603.08716

https://verkor.io/

https://www.tomshardware.com/tech-industry/artificial-intelligence/ai-agent-designs-a-complete-risc-v-cpu-from-a-219-word-spec-in-just-12-hours

編輯：元宇