重慶
當整個芯片行業都在盯著2納米、1.4納米的時候，華為突然拋出了一個看似反常識的問題：如果不把全部希望押在先進制程上，芯片還能不能繼續進步？
很多人把最近曝光的“韜定律”當成一次普通的技術發布，但如果把時間線拉長，你會發現這件事遠比一個新概念重要得多。因為它背后對應的，是華為過去六年的一次戰略轉向，也是中國半導體產業一次罕見的路線探索。
徐直軍最近首次公開披露了一段華為內部歷史。2020年3月，在外部限制不斷升級的背景下，華為高層開了一場決定未來方向的會議。當時討論的問題非常直接：如果未來拿不到先進芯片制造能力，華為怎么辦？
最終的結論并不是等待環境變化，而是主動進入芯片制造環節。隨后，“莫邪”項目啟動。一邊推動國內晶圓廠提升制造能力，一邊尋找新的芯片設計路徑。今天公開的“韜定律”，實際上就是這條路徑的重要成果之一。
過去幾十年，全球半導體產業基本遵循同一個邏輯：通過不斷縮小晶體管尺寸提升性能和能效。從28納米到14納米，從7納米到5納米，再到如今的2納米，本質上都是在沿著摩爾定律不斷向前推進。
但問題也越來越明顯。
先進工藝越來越復雜，研發投入越來越高，制造成本也在持續攀升。即使未來所有技術限制徹底消失，先進制程依然不是所有企業都能承擔得起的選擇。
華為提出“韜定律”的背景就在這里。
按照公開信息，“韜定律”的核心思路是以“時間縮微”替代傳統的“幾何縮微”，通過邏輯折疊等設計方法提升芯片能力。簡單理解，它不是單純依靠更先進的制程節點，而是通過新的架構設計方式，把更多性能潛力挖掘出來。
未來芯片競爭可能不僅僅是誰先做到2納米、1納米，還可能是誰更會設計芯片。
事實上，這種思路并非完全脫離行業趨勢。近年來，無論是服務器芯片還是AI芯片，越來越多廠商已經開始采用Chiplet、3D封裝等技術路線。原因很簡單，單純依賴制程提升性能的邊際收益正在下降，而成本卻在持續上升。
從這個角度看，華為的“韜定律”更像是在尋找一條新的平衡路線。
值得注意的是，徐直軍并沒有把這項技術包裝成顛覆行業的革命。他反復強調，“韜定律”并不排斥先進工藝。國內先進制程依然需要持續突破，兩條路線并不是互相替代，而是相互促進。
這一點其實非常關鍵。
因為當前網絡上最容易出現的誤解，就是把它理解成“7納米挑戰2納米”或者“放棄先進工藝”。
事實上，華為真正想解決的問題不是制程競爭，而是降低整個產業對單一路徑的依賴。未來即便擁有先進工藝，如果通過新的設計方法能夠進一步降低成本、提升效率，企業同樣有動力采用。
真正值得關注的另一點，是華為為什么選擇現在公開這套理論。
徐直軍給出的答案很直接：華為一家做不成。
邏輯折疊背后需要全新的EDA工具支撐，而這恰恰是目前最大的短板。傳統EDA軟件無法完成相關設計，因此華為過去幾年一直在自研工具。如今選擇公開路線，本質上是在向產業鏈發出信號，希望更多高校、EDA企業和芯片設計公司共同參與。
從北京大學已經公布的“真3D EDA”研究進展來看，產業界已經開始響應。
對于普通消費者來說，這些技術細節或許有些遙遠。但背后的意義其實很現實。
過去幾年，中國芯片產業討論最多的是如何追趕。今天，越來越多企業開始思考另一個問題：能不能找到屬于自己的發展路徑。
這也是“韜定律”引發行業關注的根本原因。
它最終能否成功，現在沒人能給出答案。但至少有一點已經非常明確：當全球芯片產業越來越卷先進工藝的時候，中國企業正在嘗試把競爭維度從“追趕規則”變成“探索規則”。
或許未來很多人回頭看會發現，真正重要的并不是“韜定律”本身，而是從這一刻開始，中國半導體產業第一次嘗試提出屬于自己的方法論。
那么問題來了，如果未來通過新的設計架構，7納米芯片也能實現接近先進制程的效果，你覺得芯片行業還會像今天這樣只盯著制程數字嗎？歡迎在評論區聊聊你的看法。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
