臺積電CoPoS實驗線預計在6月完成。

供應鏈消息指出，臺積電推進面板級封裝技術，CoPoS實驗線已于今年2月陸續(xù)交機予RD，完整產線則預計在6月完成，旨在通過降低成本及提升產能效率，以滿足AI芯片客戶龐大的需求。

半導體業(yè)者分析，面板化是克服先進封裝產能瓶頸方案?，F在AI芯片光罩尺寸持續(xù)放大，如英偉達Rubin GPU已達5.5x，12寸圓晶僅能封裝7顆甚至4顆；方形面板可大幅提升利用率與產出效率，延伸CoWoS的技術路線至CoPoS，終極目標以玻璃基板取代硅中間層。

但是隨著基板面積放大，翹曲問題同步惡化，成為量產化最大挑戰(zhàn)之一。因翹曲問題來自多材料熱膨脹系數差異，在硅、玻璃、銅及封裝材料之間形成應力差，且隨封裝面積與RDL層數增加呈現非線性放大。

從材料、設備到設計端協同優(yōu)化，臺積電以聯盟概念，帶動本土材料與設備供應鏈崛起。臺廠在材料端由山太士提供Balance Film解決方案，通過反向應力抵消封裝變形，已能支撐多層RDL制程并且有效控制翹曲，陸續(xù)導入實際量產流程。設備端則有如印能科技等臺廠，聚焦在翹曲校正與制程設備開發(fā)，通過壓平、吸附與高精度制程控制，協助處理大面積封裝所帶來的翹曲與均勻性問題。

隨臺積電實驗線于今年中完成建設，產業(yè)普遍預期2028至2029年將迎來大規(guī)模量產。在AI需求帶動下，先進封裝已從過去的后段制程升級為影響整體產業(yè)競爭力的核心環(huán)節(jié)。

臺積電CoWoS技術自2011年誕生以來，核心演進圍繞更大中介層、更高HBM集成、更低成本、更強電源完整性四大方向，現已形成CoWoS-S、CoWoS-L、CoWoS-R三大技術分支，并向超大尺寸、面板級、3D SoIC融合發(fā)展。

其中，CoWoS-S采用整塊硅中介層架構，憑借超高布線密度與優(yōu)異信號完整性，成為搭載HBM高帶寬存儲的首選方案。隨著AI芯片對算力與帶寬需求呈指數級增長，CoWoS-S不斷擴大中介層面積，從早期單倍光罩尺寸逐步擴展至三倍光罩規(guī)模，可支持多達8顆HBM3存儲芯片堆疊，成為NVIDIA H100、AMD MI300等旗艦AI芯片的標配封裝方案。

臺積電進一步推出CoWoS-L與CoWoS-R兩大分支。其中CoWoS-L采用RDL重布線層搭配局部硅橋的混合架構，在保留高性能互聯能力的同時，大幅擴大封裝尺寸，最高可支持9.5倍光罩面積與12顆HBM4/E存儲，成本較傳統CoWoS-S降低20%至30%。CoWoS-R則采用純RDL有機中介層方案，舍棄硅中介層以進一步壓縮成本，適合對帶寬要求略低、更注重性價比的中高端HPC與網絡芯片場景。

臺積電以CoWoS為主的先進封裝產能預計將從今年的130萬片增加至2027年的200萬片。而這些產能提升預計將通過在中國臺灣和美國的擴產來實現。

臺積電已在竹科、南科、桃園龍?zhí)?、中科、以及苗栗竹南已設有5座先進封測廠。業(yè)內分析，臺積電竹科先進封裝一廠支援新竹和臺中2納米高階制程所需先進封裝，龍?zhí)断冗M封測3廠主要布局蘋果高階處理器所需晶圓級多晶片模組封裝（WMCM）和InFO封裝；中科先進封裝5廠未來將支援臺中晶圓25廠2納米制程先進封裝；苗栗竹南先進封測6廠整合SoIC、InFO、CoWoS及先進測試等，其中SoIC為主要產能。

位于嘉義的先進封測7廠，是臺積電在中國臺灣的第6座先進封測廠。臺積電在1月下旬指出，嘉義先進封測7廠將成為臺積電最大的先進封測廠區(qū)，預估嘉義7廠將整合CoPoS、SoiC以及WMCM等先進封裝產能。臺積電可能通過旗下采鈺設立首條CoPoS實驗線，不排除在臺積電興建的嘉義先進封測7廠生產，目標規(guī)劃2028年底至2029年量產。

除此之外，臺積電正規(guī)劃在美國亞利桑那州建設首座先進封裝廠，臺積電預計在亞利桑那投資1650億美元，建設6座晶圓廠、2座先進封裝廠和1間研發(fā)中心。據估算，臺積電在亞利桑那州首座先進封裝廠預計2028年量產，第2座先進封裝廠預計2029年至2030年量產，主要布局SoIC和CoPoS封裝產線。此外臺積電通過與Amkor合作，在美國當地提供CoWoS封裝。分析認為，英偉達和AMD對CoWoS需求持續(xù)強勁，蘋果高階處理器需要臺積電InFO技術，AMD也是臺積電SoIC先進封裝的首要客戶，臺積電在美國持續(xù)擴充先進封裝，主要是因為美國主要客戶需求。

*聲明：本文系原作者創(chuàng)作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。