湖南
昨天，芯片圈又被華為刷屏了。不是手機，不是系統，而是一個新詞——韜(τ)定律。
很多人第一反應是：摩爾定律還沒搞明白呢，怎么又來了個新的？別急，咱們用蓋房子打個比方，一聽就懂。
過去幾十年，芯片界一直按摩爾定律的套路走：晶體管像平房一樣鋪在地上，想多塞點晶體管，就得把每個晶體管做小。從10nm縮到7nm，再縮到5nm、3nm，這叫“微縮工藝”。每縮小一步，同面積下晶體管密度就翻一倍，性能也往上翻。
但這個玩法有個硬門檻：到了5nm以下，必須用EUV光刻機。而EUV光刻機，偏偏被卡了脖子。
華為這次提出的韜定律，換了個思路——不拼命縮小晶體管了，而是把平房改成樓房。晶體管可以往上堆疊，一層變兩層，兩層變三層。同樣的7nm工藝，原來只能放100萬個晶體管，現在疊兩層就能放200萬個，性能直接翻倍。
按照華為公布的數據，在固定制程下，這種“邏輯折疊”技術能讓晶體管密度階段性提升55%，能效提升41%。首款采用這項技術的，將是今年秋季發布的麒麟芯片。用等效7nm的成熟工藝，晶體管密度能達到238MTr/mm2——注意，這可是3nm才有的水平。
更讓人吃驚的是后面的數字：到2031年，用同樣的7nm工藝，通過邏輯折疊，晶體管密度能做到400+MTr/mm2，主頻跑到5.0GHz。換算一下，相當于現在的1.4nm甚至更高。
也就是說，在不使用EUV光刻機的前提下，這條路能一直走到等效1.4nm。
消息一出，很多人覺得EUV光刻機要涼了。畢竟美國這些年卡脖子，主要就是卡EUV。現在華為繞過去了，那卡住還有啥意義？
但冷靜下來想一想，事情沒那么簡單。這里藏著兩個疑問。
第一個數字：散熱。晶體管疊起來像蓋高樓，樓越高，熱量越難散。AMD以前搞過類似的3D堆疊技術，結果發熱量大得離譜，CPU得配大風扇、水冷才能壓住。手機芯片里可沒有風扇，要是發熱嚴重，性能再強也用不上。這個問題怎么解決，目前還沒有明確的說法。
第二個數字：對手也能用。你想到的邏輯折疊，臺積電、三星難道想不到嗎？他們本來就有1.4nm的先進工藝，再疊上兩層，那就不叫1.4nm了，直接奔著0.7nm、0.5nm去了。這樣一來，差距不僅沒縮小，反而可能拉得更大。
所以，韜定律的出現，確實給國產芯片提供了一條不用EUV也能往前走的路，這是好事。但它不是萬能藥，散熱問題、對手的同步升級問題，都是繞不開的坎。
先讓子彈飛一會兒吧。今年秋天，第一顆用上這項技術的麒麟芯片就會亮相，到時候是騾子是馬，拉出來遛遛就知道了。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
