四川
5月25日，在國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊技術，性能大幅提升。
何庭波說，2020年后，與合作伙伴一起，華為付出了巨大努力使手機芯片重回市場。2025年推出麒麟9030Pro后，華為手機芯片進入性能“飽和區”。為此，華為基于以“時間縮微”替代“幾何縮微”的新定律，找到了新的路徑，使手機芯片性能實現階躍式提升。
何庭波說，“麒麟2026”手機芯片是邏輯折疊技術的首次成功實施。它基于全新的自由邏輯設計理念，由單層擴展至了雙層，并實現晶體管密度等指標的大幅提升。“我們取得了一系列僅靠先進制程工藝難以取得的進步。”何庭波說，諸如此類的大量創新，會逐步落地到2027年及之后的量產芯片中。
“未來十年，我們會持續走向全面折疊，甚至走向更多層的折疊，持續優化從器件、電路，到芯片和系統的全棧性能。”何庭波說，2026到2035年，隨著大量探索性的技術逐步產品化，晶體管的密度將持續提升，工作頻率將持續增長，將持續推出性能卓越的手機芯片。“我們的解決方案走得通，走得遠。我們新芯片的性能完全可以持續對標另外一條路徑。”
華為正式發表半導體領域新定律
在2026國際電路與系統研討會25日在上海舉行，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表“韜（τ）定律”。這是中國在全球半導體領域首次提出指導產業發展的新原則。基于該定律，華為過去六年已成功設計并量產了381款芯片。今年秋季，華為將發布新的麒麟手機芯片，完整采用邏輯折疊技術，大幅提升相關性能。
“韜定律”提出以“時間縮微”替代“幾何縮微”，以系統性降低時間常數（韜τ）為目標，通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，實現半導體與電子系統的持續演進。
近年來，摩爾定律面臨物理極限和經濟效益雙重挑戰。隨著晶體管“幾何縮微”放緩，成本紅利逐漸消退，如何跨越傳統工藝路徑的局限，探索出一條全新的可持續演進路線，以滿足當下呈指數級攀升的計算性能需求，已成為全球半導體行業亟待攻克的共同難題。
“韜定律”構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。預計到2031年，基于該定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
針對半導體行業未來的發展，何庭波表示：“未來一定屬于開放合作。在‘韜定律’的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。”
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
