湖南
大家關(guān)注芯片產(chǎn)業(yè)的話，一定會知道前幾天華為提出了一個全網(wǎng)沸騰的華為韜（τ）定律。
這個定律用時間縮微，代替了原來芯片領(lǐng)域一直在用的摩爾定律使用的晶體管微縮，以縮短信號延遲 τ 為核心，把原本晶體管微縮快要走到極限的路，繼續(xù)走下去。
當(dāng)然，在這個定律提出來后，有人推崇，自然也有人質(zhì)疑，畢竟全球任何一項新的定律，原理，技術(shù)提出來時，都是如此。
有人說，這個技術(shù)并不新鮮，其實(shí)各行各業(yè)早就在探索了，并且也都有了一定的應(yīng)用，只是這次華為總結(jié)了規(guī)律，將這些技術(shù)找了一個統(tǒng)一的解釋框架和優(yōu)化坐標(biāo)，系統(tǒng)性的提了出來。
比如intel、蘋果、AMD等的芯片，其實(shí)早就研究過這條路了。
你要這么說，也沒毛病，就像摩爾定律提出前，各行各來其實(shí)也都在應(yīng)用，只是摩爾找出了其中的規(guī)律，然后提了出來，就成了定律。
在時間微縮這一條路，像intel、AMD也探索了很久了，其實(shí)在它們的芯片上，或多或少，都能夠看出華為τ定律的影子，他們也一直在進(jìn)行時間上的微縮，只是它們當(dāng)時還不知道這是韜（τ）定律而已。
舉個例子，intel之前就一直在做Foveros（3D 堆疊），把自己家的把 CPU、GPU、緩存、IO 等不同芯粒上下堆疊，用 TSV / 混合鍵合連接，這樣縮短信號傳輸?shù)木嚯x，這也是時間微縮一種。
intel在酷睿 Ultra、部分低功耗移動端芯片中，也采用了EMIB（2.5D）封裝技術(shù)，用硅中介層把多顆裸片拼在一起，也就是大家所說的封裝級堆疊（Chiplet），也是時間微縮的一種。
AMD也是如此，AMD的3D V-Cache的技術(shù)，是在同一塊晶圓上，緩存直接堆疊在 CPU 核心上方，極大縮短緩存延遲，節(jié)省信號傳輸時間，提高性能，也是時間微縮的一種。
AMD的銳龍、線程撕裂者、顯卡都用芯粒互聯(lián)技術(shù)，即Infinity Fabric + Chiplet，其本質(zhì)上也是緩存 / 芯粒堆疊 + 高速互聯(lián)，提高信號傳輸速度，節(jié)省傳輸時間，也是時間微縮的一種。
還有蘋果的M系列芯片中的Pro、Max、UItra等，通用的互聯(lián)技術(shù)，甚至將內(nèi)存、多顆CPU、多顆GPU等都封裝在一起，本質(zhì)也是時間微縮的一種。
這些在華為沒有提出韜（τ）定律之前，確實(shí)也有企業(yè)在做，不過他們沒有從中提煉出規(guī)律來，只有華為深入研究，并總結(jié)出來了這個T定律。
這就與牛頓發(fā)現(xiàn)了萬有引力定律是一樣的，在他之前，大家都知道蘋果掉地這一回事，甚至也想過原因，但都沒有發(fā)現(xiàn)這一原理，而牛頓通過這現(xiàn)象發(fā)現(xiàn)了地球的引力，這個功勞就是牛頓的。
所以，就算intel、AMD的芯片身上，早就有了韜（τ）定律又如何呢？但是也是華為首次系統(tǒng)性的提出來的，是"中國在全球半導(dǎo)體領(lǐng)域首次提出的指導(dǎo)原則"，這個成績，誰也無法抹殺，你覺得呢？
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
紅星新聞
