北京
你見過有人為了做計算器，先從造CPU開始嗎？一位工程師最近干了這件事——用Verilog設計了一顆4位處理器，最終跑出了一臺完整的科學計算器。不是跑在樹莓派上，不是Python腳本，是實實在在的硬件邏輯門。
整個項目塞進了一塊FPGA。從指令集到微碼固件，從Qt模擬器到網頁版Demo，全鏈路打通。最離譜的是，這玩意兒還能在瀏覽器里跑，讓你在線體驗一把"硅片級"的計算器。
先說說這顆CPU的脾氣。它是個"nibble-oriented"架構——每次處理4位數據，相當于把8位機的活拆成兩半干。這種設計在1970年代很流行，現在基本絕跡。作者選它，明顯是沖著"用最少的門電路干最多的活"去的。指令集自己定，微碼自己寫，匯編器自己搓，整套工具鏈從零搭建。
項目結構拆得很清楚：
① verilog/ —— 核心代碼和微碼匯編，Verilator仿真跑在這
② calctest/ —— 命令行測試框架，硬件驗證用
③ quartus/ —— Intel FPGA的綜合與燒錄
④ ucode/ —— 微碼源文件，真正的"軟件"層
⑤ Qt/ —— 桌面模擬器，帶GUI的那種
開發環境是Windows+WSL2的混搭。源碼放在Windows分區，Verilator在Linux子系統里跑，通過/mnt/c/掛載訪問。這種配置很真實——很多硬件工程師的日常工作流就是這樣，IDE在Windows，編譯工具鏈在Linux，兩頭來回倒。
上手玩的話，最快路徑是Qt模擬器。進WSL2切到verilog目錄，make qt一把編譯完，再用Qt Creator打開Calculator.pro，選MSVC2022 64bit套件構建。不用摸FPGA板子，就能在桌面端調試整個硬件邏輯。
工具鏈版本有講究。桌面仿真用Verilator v5.042，WebAssembly版本要退到v4.228，因為新版有些特性瀏覽器不支持。這種細節只有真踩過坑的人才寫得出。
波形調試可選GtkWave，sudo apt install一句話的事。看信號時序、抓毛刺、驗狀態機，硬件開發的經典三板斧。
授權協議是CC BY-NC-SA 4.0——知識共享、署名、非商用、相同方式共享。你可以隨便 fork、改著玩、發視頻講解，但不能拿去賣錢，改完也得保持同樣的開源姿態。
這個項目最有趣的地方在于"過度設計"的誠實。明明買個10塊錢的計算器就能解決的事，非要走一遍CPU設計、指令集架構、微碼編程的完整流程。但對做硬件的人來說，這種"繞遠路"恰恰是學習的捷徑——把抽象的數字邏輯課，變成能按的按鈕和能看的波形。
FPGA開發板的價格已經跌到幾百塊，Verilator這類開源仿真器也越來越成熟。個人玩家手搓CPU的門檻，比十年前低了不止一個數量級。這個計算器或許不會取代你手機里的App，但它證明了一件事：硅片級別的創造，不再是芯片廠的專利。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
