華為發(fā)布"韜定律"：換個(gè)思路，繞過光刻機(jī)的圍墻

塔影橫江/文

2026年5月25日，上海，IEEE國(guó)際電路與系統(tǒng)研討會(huì)。

華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波，在主旨演講中正式發(fā)表了"韜（τ）定律"。

你可能覺得，又一個(gè)定律而已，跟我有什么關(guān)系？

關(guān)系大了。因?yàn)檫@條定律，可能改變中國(guó)芯片的命運(yùn)。

一、摩爾定律走不動(dòng)了

先說一個(gè)大家耳熟能詳?shù)拿帧柖伞?/p>

1965年，英特爾創(chuàng)始人戈登·摩爾提出：芯片上的晶體管數(shù)量，大約每?jī)赡攴槐丁０雮€(gè)多世紀(jì)以來，整個(gè)半導(dǎo)體行業(yè)都是沿著這條路走的：把晶體管做小，做得更小，在同一塊芯片上塞進(jìn)更多晶體管。

從90nm、28nm，一路走到了3nm、2nm。

但問題來了——晶體管已經(jīng)小到了原子的尺度，再往下縮，物理上越來越難，成本卻越來越高。建一條先進(jìn)制程的產(chǎn)線，動(dòng)輒幾百億美元。更尷尬的是，2nm節(jié)點(diǎn)的單顆芯片設(shè)計(jì)預(yù)算已經(jīng)超過10億美元，單個(gè)晶體管的成本不再下降，甚至開始回升。

維持了五十年的"每代晶體管更多、成本更低"的邏輯，正在瓦解。

二、韜定律：換個(gè)賽道

華為的"韜定律"，核心就一句話：別再只盯著把晶體管做小了，想辦法讓信號(hào)跑得更快。

打個(gè)比方：過去五十年，半導(dǎo)體行業(yè)一直在修"更窄的車道"來提升通行效率。但車道已經(jīng)窄到極限了，再窄下去，車都過不去了。

韜定律說：既然車道窄不下去了，那就縮短路程。把原來繞遠(yuǎn)路才能到達(dá)的目的地，通過"折疊"，變成抄近路就能到。

這就是"時(shí)間縮微"替代"幾何縮微"的核心邏輯。

τ（韜）是物理學(xué)中的時(shí)間常數(shù)，代表電路中信號(hào)完成一次切換所需的"基礎(chǔ)耗時(shí)"。τ值越低，芯片區(qū)分0和1的速度越快，整體性能就越高。

韜定律的目標(biāo)就是：系統(tǒng)性地降低τ，讓芯片更快，而不必依賴極致的制程工藝。

三、邏輯折疊：像折紙一樣做芯片

實(shí)現(xiàn)韜定律的關(guān)鍵技術(shù)，叫邏輯折疊（LogicFolding）。

傳統(tǒng)芯片設(shè)計(jì)，所有電路都平鋪在一個(gè)平面上，就像一張攤開的地圖。隨著芯片規(guī)模越來越大，信號(hào)線越繞越長(zhǎng)，延遲越來越高。

邏輯折疊的思路是：把平面的電路"折"成多層立體結(jié)構(gòu)，像折紙一樣，讓原本隔得很遠(yuǎn)的關(guān)鍵模塊在物理距離上變近。

原本要"繞幾百微米的路"，變成了"爬幾十微米的樓"。

信號(hào)路徑大幅縮短，電阻和電容負(fù)載降低，τ值自然就降下來了。在同等面積下，晶體管密度和電路性能都能實(shí)現(xiàn)大幅提升。

四、不是紙上談兵，已經(jīng)干了六年

韜定律不是華為今天才想的。過去六年，華為已經(jīng)基于這條定律，設(shè)計(jì)并量產(chǎn)了381款芯片。

今年秋季，華為將發(fā)布全新的麒麟芯片——首款完整采用邏輯折疊技術(shù)的手機(jī)芯片。

實(shí)測(cè)數(shù)據(jù)很能說明問題：

表格

指標(biāo)

提升幅度

晶體管密度

從155提升至238 MTr/mm2，漲幅約55%

SoC性能核能效

提升41%

最高主頻

漲幅近13%，回歸3.1 GHz

SRAM運(yùn)行頻率

提升超40%

時(shí)鐘緩沖器

減少50%以上

布線長(zhǎng)度

縮減約30%

55%的晶體管密度提升，以往需要三年幾何縮放才能達(dá)到。

何庭波還給出了明確的時(shí)間表：到2031年，基于韜定律的高端芯片晶體管密度，將達(dá)到1.4納米制程的同等水平。

五、不止手機(jī)，AI算力才是大棋

韜定律的布局，遠(yuǎn)不止手機(jī)芯片。

在AI數(shù)據(jù)中心，超過80%的能耗消耗在數(shù)據(jù)移動(dòng)上，超過70%的系統(tǒng)成本投入數(shù)據(jù)存儲(chǔ)。縮短數(shù)據(jù)在芯片間、機(jī)柜間的傳輸時(shí)間，與提升計(jì)算速度具有同等戰(zhàn)略優(yōu)先級(jí)。

華為在系統(tǒng)層推出了"靈衢（UnifiedBus）總線"技術(shù)——用一套統(tǒng)一協(xié)議替代傳統(tǒng)多層級(jí)協(xié)議棧，將端到端遠(yuǎn)程訪問延遲從數(shù)十微秒壓縮至約100納秒，實(shí)現(xiàn)了約500倍的提升。

用網(wǎng)絡(luò)補(bǔ)物理，用集群補(bǔ)單芯片——這是韜定律在系統(tǒng)層面的降維打擊。

六、為民族品牌喝彩

韜定律最讓人感慨的，不是技術(shù)本身——

而是那種**"你不給我路走，我就自己開一條路"**的勁頭。

從被"卡脖子"到定義新規(guī)則，這條路太難了。六年，381款芯片，默默干出來的。沒有聲張，沒有渲染，等大家回過神來，華為已經(jīng)走出了一條自己的路。

先進(jìn)制程受限？好，那我不再只盯著把晶體管做小，我換個(gè)維度，從時(shí)間上突破。光刻機(jī)買不到？好，那我用邏輯折疊，用成熟工藝打出先進(jìn)制程的效果。

這不是蠻干，是智慧，是底氣。

這是中國(guó)首次在全球半導(dǎo)體領(lǐng)域提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。 半個(gè)多世紀(jì)以來，從摩爾定律到登納德縮放，半導(dǎo)體行業(yè)的"游戲規(guī)則"一直由西方定義。韜定律的發(fā)表，意味著中國(guó)不再只是跟隨者。

它為"卡脖子"提供了一條工程級(jí)解法。在EUV光刻機(jī)和先進(jìn)制程受限的背景下，韜定律將"壓縮晶體管尺寸"的路徑切換為"壓縮電路設(shè)計(jì)路徑"，使得在現(xiàn)有成熟工藝底座上，能夠打出等效于先進(jìn)制程的實(shí)際性能，繞開物理制程的封鎖。

它改寫了產(chǎn)業(yè)競(jìng)爭(zhēng)規(guī)則。正如華為論文所言："競(jìng)爭(zhēng)優(yōu)勢(shì)不再需要永遠(yuǎn)駐留在光刻技術(shù)的最前沿。"封裝、存儲(chǔ)帶寬和互聯(lián)設(shè)計(jì)，已經(jīng)獲得了此前僅由先進(jìn)邏輯節(jié)點(diǎn)獨(dú)占的戰(zhàn)略權(quán)重。

七、何庭波說了一句話

演講最后，何庭波說：

"未來一定屬于開放合作。在半導(dǎo)體演進(jìn)的路徑上，沒有一家企業(yè)可以獨(dú)自完成所有答案。在韜定律的路徑下，我們期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展。"

打了這么久的逆風(fēng)局，華為沒有封閉，沒有憤怒，依然在說"我們一起走"。

這種格局，比技術(shù)突破本身更讓人動(dòng)容。

從追趕者，到定義者。這條路，華為走了很多年。

而韜定律的發(fā)表，意味著一個(gè)新時(shí)代的開始——中國(guó)芯片，不再只有一條路可走。

為華為喝彩，也為每一個(gè)在逆境中不肯認(rèn)輸?shù)闹袊?guó)企業(yè)喝彩。

信息來源：華為官網(wǎng)、人民日?qǐng)?bào)客戶端、36氪、每日經(jīng)濟(jì)新聞

署名：塔影橫江