湖南
大家這一天多時(shí)間以來，肯定是被華為的韜(τ)定律震驚了。
因?yàn)檫@是挑戰(zhàn)摩爾定律的一種新定律，以 “時(shí)間縮微” 替代 “幾何縮微”，用等效7nm的工藝，也能夠制造出可能達(dá)到1.4nm性能的芯片。
并且按照專業(yè)人士的分析，在今年，很可能使用等效7nm的工藝，就可以實(shí)現(xiàn)3nm的水平。
而3nm芯片制造，以前是不可能不需要EUV光刻機(jī)的，現(xiàn)在居然不需要了。
一時(shí)之間，大家都認(rèn)為ASML可能慌了，因?yàn)镋UV光刻機(jī)沒那么重要了，那它的安身立命之根基怎么辦？要知道過去的這些年，ASML就是靠EUV統(tǒng)治芯片制造領(lǐng)域的。一旦EUV不重要了，那它的位置如何保證？
還有人稱，美國慌了，因?yàn)檫^去的這么多年，美國也主要是通過控制EUV光刻機(jī)的銷售，來對(duì)全球的芯片產(chǎn)業(yè)進(jìn)行打壓，特別是對(duì)中國芯片進(jìn)行打壓。
那么基于這個(gè)韜(τ)定律，EUV光刻機(jī)就不重要了么？還真不是的，EUV光刻機(jī)同樣重要。
來，給大家分析一下。
基于韜(τ)定律，華為的芯片可以進(jìn)行邏輯折疊，即芯片制造，不再只是平面工藝，可以進(jìn)行立體結(jié)構(gòu)，原來一塊芯片中晶體管排名可能只有一層。
但現(xiàn)在可以是2層，甚至是3層，這樣就算工藝不變，晶體管密度提升，晶體管變多，于是性能顯著提升，原理大約就是這樣的。
舉個(gè)例子，原來1塊芯片，用7nm工藝，只能塞進(jìn)100萬個(gè)晶體管，而用2nm工藝，可以塞進(jìn)200萬個(gè)晶體管，用1nm時(shí)，可能可以塞進(jìn)300萬個(gè)晶體管，晶體管翻倍，性能理論上也是翻倍的。
但現(xiàn)在有了立體結(jié)構(gòu)，用7nm工藝，我采用2層堆疊，同樣大小的芯片，也能夠塞進(jìn)200萬個(gè)晶體管了，是不是就相當(dāng)于2nm芯片了？
如果采用3層堆疊，那說不定可以塞進(jìn)300萬個(gè)，那么7nm芯片，也能夠達(dá)到現(xiàn)在的1nm的水平了，是不是這個(gè)原理？
那么既然你用7nm工藝來塞晶體管，我用2nm工藝、1nm工藝來搞不行么？
你用7nm工藝3層結(jié)構(gòu)，不需要EUV光刻機(jī)，可以一塊芯片塞進(jìn)300萬晶體管，一層是100萬個(gè)。
我用1nm工藝，采用EUV工藝，一層本來就可以放300萬個(gè)晶體管的，我還要采用3層結(jié)構(gòu)，那不就是一層300萬，三層變成900萬個(gè)了，還是比你這300萬個(gè)強(qiáng)多了啊。
也就是說摩爾定律與韜(τ)定律，是可以重疊的，并不矛盾，我可以用EUV進(jìn)行微縮后，再進(jìn)行立體結(jié)構(gòu)，這也沒有問題。
那么這樣看來，EUV光刻機(jī)不重要么？同樣重要啊。
沒有EUV光刻機(jī)，你的極限可能7nm的微縮水平，進(jìn)行3層排列時(shí)，極限是300萬個(gè)，而我有EUV光刻機(jī)，可以進(jìn)行1nm微縮工藝，一層就可以實(shí)現(xiàn)300萬個(gè)，再進(jìn)行3層排名，變成900萬個(gè)了，誰更強(qiáng)？難道只有你能立體，我就不能立體了？
所以，EUV光刻機(jī)，依然是當(dāng)前最核心的設(shè)備之一，同樣重要，不要以為有了這個(gè)韜(τ)定律，EUV就完了，并沒有完呢。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
揚(yáng)子晚報(bào)
老土歷史
