公眾號記得加星標??，第一時間看推送不會錯過。

Cadence在最新的一篇博客中歡迎Ausdia加入 Cadence。

據介紹，自 2026 年 4 月 16 日起，Ausdia 的旗艦產品TimeVision 時序約束管理解決方案正式成為 Cadence 產品組合的一部分，這將進一步鞏固我們致力于提供市場上最完整、最具可擴展性的時序簽核解決方案的使命。

資料顯示，Ausdia成立于2006年，總部位于加利福尼亞州桑尼維爾市，致力于提供卓越的時序約束開發、驗證和管理解決方案，可與所有實現和時序簽核流程完美配合。Ausdia的客戶包括全球領先的半導體公司，其解決方案廣泛應用于人工智能、高性能計算和汽車領域的SoC和IC開發。而綜合平臺解決方案Timevision就是他們的核心產品。據介紹，該平臺用于生成和驗證與靜態時序分析引擎相關的時序約束，以確保設計的正確性。Ausdia 的創始人利用多核軟件架構、專利分析算法和創新的形式化驗證技術，創建了 Timevision，旨在處理大型、復雜的 SoC 設計，尤其適用于超過 1 億個實例的情況。

Ausdia表示，芯片設計正變得日益復雜、成本高昂，設計和驗證的難度也越來越大。如今的SoC芯片正是這種復雜性爆炸式增長的罪魁禍首——這源于芯片設計規模的擴大、IP模塊使用量的增加、先進工藝節點的運用、時鐘數量和時鐘域的增多，以及為了在所有時序組合和模式下實現時序一致性而設置的復雜約束。因此，市場迫切需要一款能夠生成和驗證與靜態時序分析引擎相匹配的設計約束的綜合產品，以確保設計的正確性。

約束、時鐘或時序方面的錯誤會造成巨大的成本，這常常迫使設計團隊采取最小化策略——設計一套完全最小化、安全可靠且最不易出錯的時序約束。經驗豐富的芯片設計專家認識到，這是一個復雜且多方面的問題，需要多種能力和技術來解決。簡單的結構或語義工具和方法只能發現簡單的問題，同時會產生大量誤報，需要設計人員進行審查。解決方案應有助于設計團隊創建滿足設計需求的約束，使其能夠滿足功耗、性能和面積目標，同時最大限度地降低因時鐘或時序問題而需要重新設計的風險。

Timevision，就是解決這個問題的很好選擇。在 DAC 2025（芯片到系統大會）上，Ausdia推出了 Timevision ? OneSource。

Timevision OneSource 解決了現代 SoC 設計團隊面臨的一個關鍵挑戰，即在優化工具對芯片設計進行大幅轉換后，保持手工設計的時序約束的完整性和可用性。

OneSource 技術旨在解決現代優化引擎帶來的根本性挑戰，這些引擎會打破層級結構、重構接口、復制元素，并執行諸如翻牌庫和克隆等高級轉換。這些優化雖然顯著提升了 PPA，但也使得原始的程序化 SDC 約束無法以其原始形式使用。

“左移方法論使得設計團隊能夠創建復雜且可編程的約束文件，這些文件能夠正確且一致地映射到他們最初的RTL設計上，”Ausdia首席執行官Sam Appleton表示。“然而，當優化工具重構層級結構、合并觸發器并克隆元件以實現更優的PPA時，這些黃金約束就無法再映射到轉換后的設計中。OneSource通過自動轉換源約束，使其與優化后的網表無縫協作，從而解決了這一關鍵問題。”

為什么時間限制是簽核風險的新前沿

隨著設計不斷向更先進的工藝節點發展，時序收斂的要求也達到了前所未有的高度。但越來越多的證據表明，簽核失敗的根本原因并非簽核工具本身，而是為其設定的約束條件。

缺失、錯誤或不一致的時序約束會在設計流程中悄然傳播，直到流程后期修復成本最高時才會顯現出來。對于擁有數百萬條時序路徑的復雜SoC而言，手動查找這些問題已不再現實。

行業需要更智能的方法——而這正是 Cadence TimeVision 解決方案旨在提供的。

Cadence TimeVision解決方案簡介：自動化約束開發與管理

TimeVision解決方案是一個經過業界驗證的平臺，能夠自動識別從RTL到最終驗收的整個設計流程中的約束錯誤。通過結合結構分析、時序分析和形式驗證技術，TimeVision解決方案為約束管理帶來了前所未有的嚴謹性和自動化程度，這是大多數團隊以前難以企及的。

該平臺專為規模化應用而構建，旨在應對當今生產環境中規模最大、技術最先進的SoC設計的復雜性。它不僅能發現問題，還能幫助團隊從一開始就制定更完善的約束條件，從而縮短迭代周期，加快芯片上市速度。

TimeVision 解決方案已獲得一些世界領先的半導體公司的信賴，并通過正式部署計劃證明了其大規模的實際影響。

雖然 TimeVision 解決方案將繼續作為獨立工具受到 Cadence 的支持，但它也將集成到Tempus Timing Solution 產品 組合中，提供真正的端到端時序簽核解決方案，涵蓋約束開發和管理，直至最終靜態時序分析 (STA) 簽核。

對我們的客戶而言，這意味著：

• 減少后期意外：及早發現限制問題，避免其演變成代價高昂的芯片故障。

• 更快完成：自動化約束管理減少了手動調試時間，加快了驗收速度。

• 更有信心：在運行最終 STA 之前，確保你的約束條件是正確的。

將 TimeVision 解決方案添加到 Cadence 產品組合中，體現了我們持續致力于引領約束驗證市場領域的決心，以及不斷提高數字設計簽核能力標準的決心。

（來源 ：綜合自cadence ）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4429內容，歡迎關注。

加星標??第一時間看推送

求推薦