北京
一份來自AMD方面的性能估算，讓服務器處理器領域的競爭突然熱鬧起來。
AMD近期公布了對下一代服務器處理器平臺的性能預測。按照其說法，即將推出的Epyc Venice系列在單機架性能上將大幅領先Nvidia不久前發布的Vera處理器。有趣的是，AMD這份估算的方法論，直接引用了Phoronix此前對Vera進行測試的數據。
回顧一下雙方的節奏：今年3月GTC大會上，Nvidia正式發布了Vera服務器處理器。這款基于Arm架構的系統級芯片擁有88個核心、176個線程。Phoronix在當時對其進行了測試，稱Vera是“所測試過的最強Arm處理器”，在多數工作負載上都超過了Intel Xeon和AMD Epyc。不過這場測試是在Nvidia總部進行的，且附帶了一些限制條件，需要獲得Nvidia方面的認可。
AMD這邊沒有沉默太久。其下一代數據中心處理器平臺已于近期進入投產階段，計劃今年晚些時候正式上市。這一代號Venice的產品線基于Zen 6架構，最高可堆到256個核心、512個線程。更引人關注的是制程上的跳躍——它直接采用臺積電2納米工藝，從當前Epyc Turin的4納米工藝跨過了3納米節點。
AMD預計，Venice對比Turin將有70%的整體性能和能效提升，線程密度提高30%。
圍繞“每機架性能”這件事，AMD算了一筆具體的賬。以單顆處理器的核心數量、節點功耗、每機架節點數以及100千瓦的機架功耗預算來推算，Venice的單機架性能可以達到Vera的3.3倍。這一組推算里，AMD還把自家現有產品拉出來做了參照：192核心的Epyc 9965 Turin能達到Vera的2.37倍，128核心的Intel Xeon 6980P GNR-AP則為1.46倍。
如果縮小到“每核心性能”維度，AMD同樣提出了挑戰。它認為64核心版本的Venice可以領先Vera 27%，96核心版本則能領先11%。
兩家公司的處理器都瞄準AI工作負載，AMD的判斷邏輯是，Venice更高的核心數量將為面向智能體類型的AI部署帶來實質性優勢。只是在獨立測試結果出來之前，這場比較的真正差距還有待觀察。
有意思的是，在宣傳Venice理論性能的同時，AMD已經開始暗示下一步的計劃了。代號“Verano”的處理器將是AMD第一款專門為AI基礎設施設計的處理器，預計會引入Zen 7架構。供應鏈報告顯示，Zen 7的目標制程是臺積電A14節點，這是一種1.4納米級別的工藝。如果成真，這將標志著AMD進入埃米時代，在2納米之后繼續追求性能和能效的提升。不過，AMD目前還沒有對這些細節予以確認。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
