廣東
華為發表半導體領域新定律，這是中國首次在半導體領域提出產業發展新原則！
5月25日，在電氣電子工程師學會（IEEE）舉辦的國際電路系統研討會ISCAS 2026上，華為何庭波發表題為“半導體新路徑探索與實踐”的主旨演講，發表了指導半導體產業發展的新原則——韜(τ)定律。這是中國在全球半導體領域首次提出指導產業發展的新原則。基于該定律，華為過去六年已成功設計并量產了381款芯片。
韜(τ)定律提出以“時間(τ)縮微”替代“幾何縮微”作為半導體與電子系統演進的新指導原則——通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，從而實現半導體與電子系統的持續演進。
近年來，主導半導體產業半個多世紀的摩爾定律正面臨嚴峻的物理極限和經濟效益雙重挑戰。面對晶體管幾何縮微放緩，晶體管成本紅利消退等發展困境，如何跨越傳統工藝路徑的局限，探索出一條全新的可持續演進路線，以滿足當下呈指數級攀升的計算性能需求，已成為全球半導體行業亟待攻克的共同難題。韜(τ)定律正是解決該難題的有效路徑。
華為創新性地提出了“邏輯折疊(LogicFolding)”等核心技術，構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。該體系以系統性降低時間常數τ為目標，旨在驅動各層級性能、能效、晶體管密度的持續提升。
在此次主旨演講中，何庭波詳細講解了華為如何把韜(τ)定律應用到智能手機和AI計算領域的實踐。在過去六年的實踐中，基于韜(τ)定律，華為已成功設計并量產了381款芯片，廣泛覆蓋了千行百業的需求。其中，將于2026年秋季面世的麒麟芯片，率先采用了邏輯折疊技術，性能大幅提升。預計到2031年，基于韜(τ)定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
面對未來，何庭波說：“未來一定屬于開放合作。在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。在韜(τ)定律的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。”
責編：陳麗湘
校對 ：冉燕青
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
