讓業內大吃一驚。

中國在全球半導體領域首次提出指導產業發展的新原則、新方向，意義重大，影響深遠。

華為公司董事何庭波在上海2026國際電路與系統研討會上，作題為《半導體新路徑探索與實踐》的主旨演講，正式發表了“韜（τ）定律”。

而且這不僅僅是理論，華為公司在6年中已經基于這個定律成功設計并量產了381款芯片……嗯，華為藏得好啊。

善守者，藏于九地之下；善攻者，動于九天之上。必須說華為是一家深諳兵法的企業。

最快下半年華為就會發布新的麒麟手機芯片，大家就瞧好吧。

那么，什么是“韜（τ）定律”呢？

首先我們知道先進制程現在是越做越小了，臺積電已經開始量產2納米的芯片，1.4納米的A14也在計劃投產中，另外還有1.2納米的研發工程，進一步擴大臺積電在半導體領域的領先優勢。

值得注意的是臺積電在3年內大概并不會采用阿斯麥（ASML）新一代的高數值孔徑EUV，因為后者太貴了。

也就是說通過設計、技術優化等辦法就能夠實現制程微縮。如今英偉達和蘋果是臺積電的最大客戶，它們跟臺積電是深度綁定關系，因為采取更先進的芯片，有更好的性能表現，所以兩家公司的產品在市場上大受歡迎。

英偉達最賺錢的H200、Blackwell系列都依賴臺積電的生產，而臺積電的產能是有限的，因為眾所周知的原因，華為有需求但只能在國內找集成電路晶圓代工企業合作。

如果一直在后面追，那技術方面會被動，在市場上也會處于不利地位，所以怎么辦呢？

按照華為歷來未雨綢繆的戰略能力，它自然早已在尋求解決方案。所謂韜（τ）定律，核心就是以“時間縮微”替代摩爾定律的“幾何縮微”，華為公司換了思路，不再單純追求將晶體管尺寸無限縮小（幾何縮微），而是將“時間”本身作為衡量技術進步的核心指標，以系統性降低時間常數τ為目標。有人說“韜（τ）定律”是韜光養晦的“韜”，嗯，也有道理。

韜（τ）定律的關鍵創新技術就是邏輯折疊——通過在平面布局上“折疊”邏輯門，縮短信號路徑，從而降低互連延遲，軟硬芯協同、系統級互聯，有效提升等效晶體管密度和算力，而且它構建了貫穿器件、電路、芯片到系統層面的全棧協同優化體系，穿透了摩爾定律物理極限的瓶頸。

簡單來說華為的研發人員打破了阿斯麥、臺積電等巨頭的唯一路徑，芯片尺寸越來越小，成本越來越大，未必是最優解。芯片是一個系統工程，單純的追求尺寸貌似是走到了盡頭，現在華為就提出了創新性的思路，把效率提升到更高維度，重構了生態格局，這是比芯片更重要的突破。

這就像錢學森92年就提過，傳統的燃油車追不上國外，那不如早一點研究新能源汽車，實現彎道超車。華為這個韜（τ）定律有點這樣的意思。芯片設計優化技術是可以在某種程度上抹平制造技術差距的。

當然我們也不能說追平了臺積電，還是要實事求是，但確實是一個含金量十足的戰略級發布，有很多人看到華為的方案和突破后可能就睡不著覺了。

既符合現實需求，又有可延展性，還符合未來的發展趨勢，只能說華為確實給力啊，真·遙遙領先。

AI時代，算力基礎設施不可能都掌握在臺積電、英偉達等公司手里，它們這次也許要大失所望了。

“未來一定屬于開放合作。在‘韜定律’的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。”

看何庭波的表態，華為仍然是開放的姿態，這說明華為是走在歷史潮流正確的一邊，封閉可以讓自己利益最大化，但華為的愿景是構建萬物互聯的智能世界，它不是為金錢而奮斗，而是為理想而奮斗。

所以應該是華為這樣的企業贏，它因為它沒有門戶私計。

行業從制程競賽轉向系統架構創新，這對臺積電來說這個突破就削弱了它先進制程的壟斷邏輯，但這對人工智能的發展是有好處的：通過“韜（τ）定律”可以大幅降低算力成本與時延，邏輯折疊提升并行效率，端側與云端 AI 芯片能效顯著優化，緩解大模型算力饑渴，加速輕量化、高能效 AI 芯片落地，算力供給更普惠。

隨著算力競爭從純堆晶體管轉向全棧優化，也在倒逼阿斯麥等西方企業趨于開放。全球半導體技術主導權不可能一直在追求利益最大化的企業手里。

總之還是那句話，“有創新就有風險，但決不能因為有風險，就不敢創新。”想一想，如果我們不能奮起直追，一直跟著別人后面的話，那就永遠受制于人。

甚至能不能活下去都在別人一念之間，這樣就被動了，更談不上成為一流企業了。

大道至簡。如果一個企業能做到模式、管理、流程、組織等極簡，那它的競爭對手就是自己，但極簡的背后是極復雜，只有付出最多才能舉重若輕。

華為從一開始就重視研發和技術，這體現了任總的理想主義，但他的高明在于還有務實的現實主義，所以有“攀登珠峰的征途中沿途下蛋”的說法，意思就是在追求理想主義的路上，也可以孵化出現實主義的產品與解決方案。

最后，希望國內的企業既學習華為的戰略理念，也能學習華為的理想主義，要是多一些華為這樣能贏得行業地位、改變產業格局的企業，我們還怕什么呢？