四川
據日經亞洲報道，5月25日，華為在上海舉辦的2026年IEEE國際電路與系統研討會上，正式發布全新芯片設計理論體系與技術架構，依靠自主研發突破傳統半導體技術瓶頸，為破解美國技術封鎖、追趕全球頂尖芯片制程水平提供核心支撐。這套創新技術體系，標志著國產半導體設計能力實現關鍵性跨越。
長期以來，全球半導體行業遵循摩爾定律，依靠縮小晶體管尺寸提升芯片性能，但該迭代路徑已逐漸觸及物理極限，行業技術迭代速度持續放緩。受美國嚴苛出口管制政策影響，華為長期無法獲取海外先進光刻設備與高端芯片供應鏈，手機及算力業務發展受限，亟需全新技術路徑實現突圍。在此背景下，華為歷經六年技術攻堅，研發出“陶氏縮放定律”，并衍生出獨創的邏輯折疊芯片架構，打破傳統制程迭代局限。
據華為半導體事業部總裁何庭波介紹，該技術也被內部命名為“何氏定律”，是華為應對行業技術瓶頸與外部技術封鎖的核心科研成果。不同于傳統依靠光刻工藝升級提升芯片性能的模式，新技術通過芯片三維空間邏輯拓撲重構的創新方式，優化芯片內部結構布局，有效降低信號延遲、提升晶體管集成密度，跳出了摩爾定律的固有迭代框架。
首款落地該技術的新一代麒麟手機系統級芯片將于2026年下半年正式推出。數據顯示，相較于傳統芯片設計方案，全新麒麟芯片晶體管密度提升55%，能效比提升41%，在不依賴先進光刻設備的前提下，實現了芯片性能與能耗效率的雙重大幅升級。截至目前，華為已在消費電子、網絡設備、算力設備等領域的381款芯片設計中，階段性應用該技術體系，技術落地場景廣泛。
在技術迭代規劃方面，華為明確了清晰的進階路線。企業預計2031年實現1.4納米先進制程技術對標臺積電、英特爾等全球行業龍頭。目前臺積電、英特爾分別計劃在2028年、2029年完成1.4納米芯片量產，華為的技術布局將大幅縮小國內外先進制程的代際差距。
業內格局層面，全球頭部企業均在探索突破摩爾定律的新技術，英偉達、谷歌等企業聚焦先進封裝、芯片堆疊等方式提升算力，而華為走出了獨有的芯片架構革新路線。受美國對華芯片管制影響，英偉達、AMD等國際巨頭的高端AI芯片基本退出中國市場，華為憑借自主技術填補市場空白，成為國內高端算力芯片的核心供給方。
此次技術突破是華為六年深耕半導體領域的重要成果，也是國內芯片產業打破外部壟斷、實現自主可控的關鍵進展。何庭波表示，半導體技術革新離不開全球產業協同，華為將持續開放合作，聯合全球科研力量推動行業技術升級。而搭載全新麒麟芯片的旗艦機型，也將成為檢驗華為芯片自研成果、帶動手機業務復蘇的重要載體，為國產半導體產業高質量發展注入新動能。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
