四川
Hello，大家好呀！歡迎來到老閆侃時事！在全球芯片界，有一條統治了 60 年的鐵律 —— 摩爾定律。如今它正面臨著前所未有的歷史性挑戰。
就在 5 月 25 日，上海舉行的國際電路與系統研討會上，華為發表了 “韜（τ）定律”，這可是中國在全球半導體領域首次提出指導產業發展的新原則，瞬間在國際半導體圈引起了軒然大波。
摩爾定律由英特爾創始人之一戈登?摩爾在 1965 年提出，簡單來說，就是集成電路上可容納的晶體管數目大約每 18 到 24 個月便會增加一倍，性能也跟著翻番。
過去半個多世紀，全球半導體產業就像被這根無形的指揮棒指揮著，不斷縮小晶體管尺寸來提升芯片性能。
但現在，這條路已經走到了死胡同。當制程工藝逼近 1 納米級別時，電子就像調皮的孩子，玩起了 “穿墻術”，直接泄漏出去，導致芯片發熱失控、邏輯功能失效。
而且，建一座最先進的芯片工廠需要數百億美元，這經濟成本高得離譜，簡直就是個無底洞，誰也填不起。行業迫切需要一條全新的演進路線，來拯救這岌岌可危的半導體產業。
華為的 “韜定律” 就像一道曙光，照亮了半導體產業的新方向。它的核心邏輯是從壓縮尺寸轉向壓縮時間。這里的 “τ” 在電路理論中代表時間常數，也就是信號切換所需的時間。
華為的思路很牛，從器件、電路、芯片到系統四個層面協同優化，把這個時間常數壓縮到極致。實現這一目標的關鍵技術叫邏輯折疊。
傳統的芯片布局就像蓋平房，各個模塊分散開來。
而邏輯折疊就像變魔術一樣，直接把平房改造成摩天大樓，將原本分散的模塊垂直堆疊起來，用超短的垂直互聯代替長距離的水平走線，一下子就大幅縮短了信號傳播路程。
何庭波透露，過去 6 年里，華為基于該定律已經成功設計和量產了 381 款芯片，覆蓋智能手機、AI 計算、通信設備等多個領域。
更厲害的是，在沒用上 3 納米等先進制程的前提下，基于該定律的芯片在某個固定工藝節點上，晶體管密度從每平方毫米 1.55 億顆提升到了 2.38 億顆，增幅達 53.5%，能效提升 41%，主頻達到 3.1 吉赫茲。
這意味著什么？意味著在不依賴西方頂尖光刻設備的情況下，中國設計的芯片性能已經可以和全球旗艦產品一較高下了。
華為的技術路線圖十分清晰。何庭波預計，到 2031 年，基于韜定律的高端芯片晶體管密度將達到 1.4 納米制程的同等水平。
要知道，1.4 納米被公認為硅基 CMOS 工藝的物理天花板，而華為計劃用五年時間，在不依靠 EUV 光刻機的情況下，逼近全球先進制程的理論極限。這簡直就是在挑戰不可能！
華為的 “韜定律” 給全球半導體產業指出了一個全新的方向：別再跟光刻機死磕了。重構芯片設計的方法論，成熟工藝同樣能擠出超常規的性能。
在全球半導體產業的這場大變革中，華為無疑是那個引領潮流的弄潮兒，讓我們拭目以待它未來更多的精彩表現！
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
