2026年5月，上海。華為發(fā)布：

韜（τ）定律。

報(bào)道原文，是這么寫的：

……近年來，摩爾定律面臨物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)。……“韜定律”提出以“時(shí)間縮微”替代“幾何縮微”，以系統(tǒng)性降低時(shí)間常數(shù)（韜τ）為目標(biāo)，通過邏輯折疊等創(chuàng)新技術(shù)……預(yù)計(jì)到2031年，基于該定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。

消息一出，全網(wǎng)刷屏。央視報(bào)道，專家解讀……但熱評最高的一句是：感覺很牛，但看不懂。

是啊。

什么是“摩爾定律”？什么是“韜定律”？什么又是“邏輯折疊”？以及，到底行不行？靠它，我們真的能繞過光刻機(jī)嗎？

關(guān)于它“行不行”，我沒有答案。因?yàn)橄逻@個(gè)判斷，還需要時(shí)間，還需要看接下來的芯片表現(xiàn)如何。

但至少，我們可以先搞清楚，“韜定律”到底是個(gè)啥。摩爾定律、時(shí)間縮微、邏輯折疊、等效1.4nm，到底是什么意思。

為此，我也做了一些研究，還找到了何庭波的原始論文，放到了參考資料。有興趣可以翻出來看看。

當(dāng)然，首先還是做個(gè)聲明：

為了進(jìn)行大白話科普，這篇文章的很多地方，都簡化到了有點(diǎn)不準(zhǔn)的地步。真正的芯片設(shè)計(jì)，制造，要復(fù)雜一萬倍。所以，千萬別拿著文章，去專家面前顯擺。

好。我們開始。

01

摩爾定律：不是科學(xué)定律，是“產(chǎn)業(yè)共識(shí)”

要講清楚“韜定律”，得先講清楚“摩爾定律”。

為什么？因?yàn)槟柖傻睦Ь常琼w定律提出的前提。

在論文開始，何庭波提到：

長達(dá)60年的時(shí)間里，摩爾定律的幾何縮放，一直推動(dòng)著半導(dǎo)體產(chǎn)業(yè)的進(jìn)步。然而，這一行業(yè)契約已不再成立。

什么是摩爾定律？

它由英特爾的創(chuàng)始人之一，戈登·摩爾提出：芯片的晶體管數(shù)目，約兩年便會(huì)增加一倍。性能大大提升的同時(shí)，價(jià)格也會(huì)驟降。

但摩爾定律，并不是實(shí)驗(yàn)驗(yàn)證的科學(xué)定律，而是經(jīng)驗(yàn)歸納。就像你發(fā)現(xiàn)，隔壁孩子每年長高5厘米，所以未來幾年，大概也會(huì)這么長。

既然是經(jīng)驗(yàn)歸納，那摩爾定律怎么就推動(dòng)行業(yè)進(jìn)步了那么多年？

因?yàn)樗档土耍?strong>內(nèi)耗成本。

如果沒有摩爾定律，就可能會(huì)發(fā)生這種情況。設(shè)計(jì)公司說：我覺得明年晶體管密度能漲50%。制造廠會(huì)說：別瞎說，我可干不出來。20%吧。設(shè)備商說：都不對，我認(rèn)為是25%。結(jié)果，設(shè)計(jì)出來的芯片，制造廠造不出來。工藝突破了，設(shè)計(jì)工具和軟件生態(tài)又沒準(zhǔn)備好。

但有了摩爾定律，整個(gè)行業(yè)逐漸有了共同預(yù)期：芯片上的晶體管數(shù)量，會(huì)持續(xù)高速增長。

所以，上下游同步投資、同步研發(fā)、同步定價(jià)。設(shè)計(jì)公司按摩爾定律規(guī)劃產(chǎn)品，制造廠按摩爾定律升級工藝。設(shè)備商按摩爾定律研發(fā)光刻機(jī)。因?yàn)樾畔⒉煌óa(chǎn)生的內(nèi)耗，就會(huì)大幅減少。

戰(zhàn)略的價(jià)值，是減少內(nèi)耗。摩爾定律，就是半導(dǎo)體過去最核心的戰(zhàn)略。

而過去幾十年，增加晶體管密度的主要辦法，就是把晶體管做小。關(guān)鍵工具，就是光刻機(jī)。而因?yàn)锳SML的壟斷，疊加出口的管制，中國很難獲得最先進(jìn)的設(shè)備，這就是“卡脖子”說法的由來。

但目前，這條路似乎到了“極限”。

比如，物理極限。一個(gè)硅原子，大約0.22納米。很多芯片制程，已經(jīng)進(jìn)入1納米節(jié)點(diǎn)。在如此小的物理尺度，電子也不聽話了。當(dāng)它直接“穿”過晶體管柵極，控制開關(guān)就越來越難。

比如，經(jīng)濟(jì)回報(bào)的極限。何庭波也在論文中，給出了具體描述：

純粹尺寸縮小帶來的回報(bào)趨于平緩，前沿芯片的設(shè)計(jì)預(yù)算已超過每顆十億美元，而在最先進(jìn)制程節(jié)點(diǎn)上，每晶體管成本已不再下降。

一邊，物理微縮的邊際收益，急劇減少。一邊，AI對算力的需求，急劇攀升。于是，行業(yè)逐漸陷入迷茫：

如果晶體管不能再縮小，我們接下來往哪走？

02

韜定律：不問還能做多小，問還能少等多久

華為說，我有一個(gè)答案。具體，就是：

韜（τ）定律。

什么是韜定律？人民日報(bào)是這樣定義的：

“韜定律”提出以“時(shí)間縮微”替代“幾何縮微”，以系統(tǒng)性降低時(shí)間常數(shù)（韜τ）為目標(biāo)，通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度，實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。

大白話說，就是：

靠“縮短延遲”提升計(jì)算性能，而不再只靠“把晶體管做小”。

用戶真的在乎晶體管尺寸嗎？難說。用戶最在意的，是任務(wù)完成得快不快。打開App快不快，AI推理快不快，數(shù)據(jù)中心響應(yīng)快不快。

過去幾十年，行業(yè)一直拼命把晶體管做小。但換個(gè)角度，晶體管變小，可能不是目的，只是手段。當(dāng)晶體管變小，開關(guān)速度會(huì)更快，信號(hào)傳播距離會(huì)更短，數(shù)據(jù)傳輸延遲會(huì)更低。最后體現(xiàn)的，不是“小”本身，而是整個(gè)系統(tǒng)的延遲變低。

真正應(yīng)該優(yōu)化的，是計(jì)算系統(tǒng)完成任務(wù)時(shí)，產(chǎn)生的各種延遲。

比如，電路信號(hào)傳播的延遲。數(shù)據(jù)從存儲(chǔ)單元搬到計(jì)算單元的延遲。甚至，多顆芯片通信的延遲。這些延遲，都會(huì)變成性能損耗。

所以，華為把分散在各層的延遲，統(tǒng)一抽象成指標(biāo)：τ，讀“韜”。韜理論的核心目標(biāo)，就是：壓縮延遲。

既然優(yōu)化的目標(biāo)明確了，那具體該怎么做？

如果只看電路層，一個(gè)核心瓶頸，就是 RC 延遲。

別被這個(gè)名字嚇到。R是電阻，電阻會(huì)阻礙電流，就像水管粗細(xì)影響水流快慢。水管越細(xì)，水流越慢。電阻越大，電流也越難通過。C是電容，電容會(huì)存電，就像水桶的作用是存水。信號(hào)傳輸?shù)难舆t，就可以大概理解成，把水桶接滿水的等待時(shí)間。

所以，當(dāng)電阻越大、電容越大，延遲也就越大。

那么，如果要在電路層面降低延遲，辦法很直接：要么，降低電阻，要么，降低電容。

如何做到這點(diǎn)？論文里提到了一個(gè)核心方向，是：

邏輯折疊（Logic Folding）。

03

邏輯折疊：把芯片從“平房”蓋成“樓房”

什么是邏輯折疊？

想象一座辦公樓。如果所有部門只在一層辦公，那市場部找產(chǎn)品部，產(chǎn)品部找研發(fā)部，每次溝通，都得穿過長長的走廊。

時(shí)間，就浪費(fèi)在路上。

如果換種設(shè)計(jì)呢？市場部在1樓，產(chǎn)品部在2樓。原本上百米的橫向距離，只剩下十幾米的樓梯。

邏輯折疊，就是這個(gè)思路。

在論文中，何庭波是如此定義的：

邏輯折疊是一種設(shè)計(jì)方法論，它將數(shù)字、模擬和存儲(chǔ)電路分布到垂直堆疊的有源層中，按照時(shí)間縮放原理共同優(yōu)化性能、功耗和面積。

大白話說就是：把原本平鋪的電路，疊起來。

傳統(tǒng)芯片里，大量電路模塊擺在同一平面。如果兩個(gè)模塊離得遠(yuǎn)，信號(hào)就得在金屬線跑，跑啊跑。

這條路，怎么跑都沒有盡頭。

前面我們提到，簡化到電路層，延遲的核心瓶頸，和電容電阻有關(guān)。而導(dǎo)線越長，電阻越大。長距離布線，還會(huì)帶來更多寄生電容。這就相當(dāng)于，把水管拉長，還額外掛了小水桶，那把水灌滿，就更慢了。

邏輯折疊的核心機(jī)制之一，就是縮短信號(hào)路徑。

電路疊起來，需要通信的模塊之間，信號(hào)就不用橫向跑馬拉松，豎向走樓梯就行。這路，就變短了。路一變短，電阻下降。并排布線少了，寄生電容也減少，延遲也就壓縮了。

當(dāng)然，立體堆疊這件事，并不是華為第一個(gè)想到的。

過去幾年，AMD 的 3D V-Cache、英特爾的 3D 集成方案，都在往這個(gè)方向探索。但華為的邏輯折疊，不只是把模塊堆得更近，是把原本平鋪的電路結(jié)構(gòu)，做成立體布局，從而壓縮延遲。

不是在一層平房里，把房間越做越小，而是把平房拆掉，蓋一棟樓房。

聽起來很有道理。那這套方法，效果如何？何庭波提到：

移動(dòng)芯片場景，邏輯折疊技術(shù)在相同制程節(jié)點(diǎn)下，實(shí)現(xiàn)晶體管密度提升55%，能效提升41%。

嗯。這或許說明，華為的這條路線，已經(jīng)走出了第一步。但華為的目標(biāo)，不止于此：

預(yù)計(jì)到2031年，晶體管密度達(dá)到等效1.4nm制程的水平。

（圖片來自：人民日報(bào)）

04

等效1.4nm：不是物理尺寸，是晶體管密度

什么是等效1.4nm？

先搞清楚前提：現(xiàn)代半導(dǎo)體里的“幾納米”，早就不是晶體管柵極的長度了。因?yàn)殡S著芯片越做越復(fù)雜，決定性能的，不只是晶體管大小，還有布線間距、結(jié)構(gòu)設(shè)計(jì)、封裝方式……

“幾納米”，慢慢就從具體尺寸，變成了綜合工藝水平的標(biāo)簽。“1.4nm”，就代表了更先進(jìn)一代工藝的綜合水平。

而華為說的“等效1.4nm”，意思就是：

我不一定，非得把晶體管繼續(xù)做得那么小。但我能通過邏輯折疊等方法減少延遲，讓它逼近更先進(jìn)節(jié)點(diǎn)的水平。

就像蓋辦公樓。

傳統(tǒng)路線，是把每間房間越造越小，從而多塞辦公室。但韜定律的路線，是辦公室大小不變，但把辦公樓從一層改成多層。同樣是那塊地，能用的房間數(shù)量，可能比房間更小的單層樓多。

厲害。但是，要做到這一點(diǎn)，并不容易。路上的阻礙，一個(gè)接一個(gè)。

比如，工具問題。

今天芯片設(shè)計(jì)行業(yè)的很多工具，還是“平房時(shí)代”的產(chǎn)物。

所有建筑設(shè)計(jì)軟件，都默認(rèn)你蓋一層樓。現(xiàn)在你突然說，不，我要蓋大樓。而且樓里，機(jī)房、電梯、管道，全都一起優(yōu)化。那原來的設(shè)計(jì)工具，很多就不夠用了。

比如，工藝問題。

理論上能疊起來，不等于現(xiàn)實(shí)里能穩(wěn)定量產(chǎn)。

蓋平房，施工誤差還容易控制。可蓋高樓，難度會(huì)陡增。更關(guān)鍵的是，樓蓋高了，樓梯也占地方。芯片里的垂直互聯(lián)結(jié)構(gòu)，不光占空間，還會(huì)帶來額外電阻電容，增加制造復(fù)雜度。

如果良率無法保證，成本就高到?jīng)]法商用。

還有，能耗發(fā)熱問題。

把晶體管疊起來，單位面積的能耗和發(fā)熱量，都會(huì)猛增。熱量散不出去，芯片就會(huì)過熱降頻。論文，還里有一句很有洞察的總結(jié)：

τ是時(shí)間定律，而不是焦耳定律。

簡單說：快，不等于省電。

所以，壓縮延遲這事，不能只看快不快，還得看值不值。如果為了追求速度，最后把系統(tǒng)變成一個(gè)耗電怪獸，那商業(yè)上依然不成立。

總的來說，華為這條路的難點(diǎn)，在于：工程鏈重塑。

不光設(shè)計(jì)工具得重做，制造工藝還得跟上，能耗得做平衡，測試標(biāo)準(zhǔn)都可能要重寫。

路漫漫，其修遠(yuǎn)兮。

2031年的目標(biāo)，還需要華為，一步一步去驗(yàn)證。

最后的話

好了。關(guān)于這次華為的韜定律，關(guān)于什么是邏輯折疊，時(shí)間縮微，我們就講完了。回到很多人關(guān)心的問題：

這個(gè)東西，真行嗎？靠它，我們真的能繞過光刻機(jī)嗎？

答案，還不得而知。因?yàn)檎嬲纳虡I(yè)世界，不是“提出概念”就等于勝利。你還需要落地，驗(yàn)證，大面積推廣，要看效果到底如何。

散熱、良率、軟件生態(tài)……每個(gè)坎，都可能需要海量的資金和工程師。在這些問題解決之前，任何“大獲成功”的結(jié)論，都為時(shí)尚早。所以，面對當(dāng)下的各種爭論，我們大可保持最大的理性與克制。

不過有時(shí)候，要改變行業(yè)，提出一個(gè)別人還沒認(rèn)真回答的問題，的確非常重要。

畢竟，六十年前的摩爾定律，最初也不過是一個(gè)人的觀察而已。

參考資料：

1、A Time Scaling Theory for Multi-Layer Electronic Systems

https://chinarxiv.org/items/chinaxiv-202605.00224

4、華為發(fā)表韜(τ)定律，實(shí)現(xiàn)晶體管密度與系統(tǒng)性能突破

https://www.huawei.com/cn/news/2026/5/ieee-iscas-tau-scaling

觀點(diǎn)/ 劉潤主筆/ 景九編輯/ 歌平版面/ 黃靜

這是劉潤公眾號(hào)第2953篇原創(chuàng)文章。未經(jīng)授權(quán)，禁止任何機(jī)構(gòu)或個(gè)人抓取本文內(nèi)容，用于訓(xùn)練AI大模型等用途