浙江
在AMD與英偉達圍繞數據中心市場展開的新一輪競爭中，雙方開始通過性能預估和早期測試互相“放話”，為即將到來的服務器芯片更新節點造勢。 英偉達此前通過受其嚴格控制的基準測試結果，宣稱其Vera服務器處理器在多項負載中領先現有的AMD Epyc產品，而AMD最新給出的內部測算則顯示，其下一代“Venice”平臺有望在機架級性能上大幅超越Vera。
根據AMD近日發布的性能預估文檔，這家芯片廠商認為即將推出的下一代服務器CPU平臺將在整體性能指標上“顯著超越”英偉達的最新方案。 這些估算直接以此前有利于英偉達Vera的第三方基準數據為參考基礎，試圖在同一套測試方法和假設條件之下，給出Epyc Venice的相對優勢。
AMD的下一代數據中心CPU平臺Epyc Venice近期已進入量產階段，計劃在今年晚些時候正式發布。 Venice基于Zen 6架構，單顆處理器最多可提供256個核心和512個線程，同時將制造工藝從現有Epyc Turin所采用的臺積電4nm直接躍遷至2nm節點，中間跳過了3nm工藝。 AMD方面預計，相比Turin，Venice在整體性能與能效上可帶來約70%的提升，并實現約30%的線程密度增長。
在對比英偉達平臺時，AMD引用此前在英偉達總部、在一系列限制條件下完成的Vera基準測試結果。 Vera是一款基于Arm架構的服務器SoC，搭載88個核心和176個線程，Phoronix在報道中將其稱為目前測試過的“最強Arm處理器”，并指出其在大多數工作負載下優于英特爾Xeon和現有AMD Epyc產品，不過這批測試經過英偉達審批，對測試環境和配置有較嚴格控制。
在此基礎上，AMD按照統一的假設進行機架級推算，包括對比單CPU核心數量、節點功耗、每機架可部署的節點數量以及100千瓦機架功率預算等因素。 在該模型下，AMD認為Epyc Venice的每機架性能可以達到Vera的3.3倍；同時，現有的192核Epyc 9965 Turin以及128核英特爾Xeon 6980P GNR-AP，在相同條件下也被推算為可分別達到Vera約2.37倍和1.46倍的輸出能力。
除了機架級吞吐量，AMD還把矛頭指向了每核心性能，稱在同樣基準體系下，其64核Venice處理器即可在每核心性能上領先Vera約27%，而96核版本則可實現約11%的優勢。 由于兩家產品都被定位為面向AI工作負載的服務器平臺，AMD認為，在每核心性能和核心數量同時抬升的前提下，Venice在面向“智能體式”（agentic）AI部署場景時，有望在同一機架功耗約束內提供更具吸引力的算力密度。 當然，在獨立測試機構拿到量產芯片并完成公開對比之前，這些差距仍然停留在廠商給出的理論預估層面。
在為Venice預熱的同時，AMD也開始為下一代架構“埋伏筆”。 按照其路線圖，“Verano”將是AMD首款專為AI基礎設施設計的CPU產品，并將率先采用Zen 7架構。 供應鏈消息指出，Zen 7有望導入臺積電A14工藝節點，這一約1.4nm級別的制程被視為AMD邁入“埃米級時代”的關鍵一步，有望在2nm基礎上繼續帶來性能和能效的進一步提升，不過AMD方面目前尚未對這些細節給出官方確認。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
