廣東
事情是這樣——
最近，華為正式提出了一個新的半導體定律，叫韜(τ)定律。
傳統摩爾定律主要靠把晶體管越做越小。華為這次換了思路，不再只拼“縮小體積”，而是重點做“時間縮微”。
簡單說，就是想辦法讓芯片里信號跑得更快、延遲更低。這樣整體性能和效率就能提升。
核心技術叫做邏輯折疊（Logic Folding），它不是簡單把電路堆起來，而是優化設計，讓信號走的路更短，跑得更順暢。
今年秋季要發布的新一代麒麟芯片，已經用上了這套技術。實際效果如下——
晶體管密度達到 238 MTr/mm2，比之前提升了 53.5% 高性能核心的能效提升了 41% 最高頻率也提高了 12.7%
對比來看，臺積電等廠商在先進制程上，每一代密度提升通常只有20-30%，后面甚至更低。
華為這次單代提升幅度算比較大。華為提出這個定律，背景很清楚：先進制程設備受限，他們選擇在芯片設計、架構和系統優化上多下功夫。
它不是要取代摩爾定律，而是在摩爾定律越來越難走的時候，找到一條新的補充道路。
當然，最終表現如何，還是要等新麒麟芯片真正上市后，大家實際用過才知道。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
