湖北
近期芯片圈最“出圈”的烏龍事件，當(dāng)屬英偉達(dá)黃仁勛公開點(diǎn)評華為韜定律和邏輯折疊技術(shù)。
在一場供應(yīng)鏈交流活動中，黃仁勛直言臺積電的3D堆疊、先進(jìn)封裝技術(shù)領(lǐng)先華為十年，言語間都透露著瞧不上華為技術(shù)方案的態(tài)度。
本是行業(yè)大佬的公開點(diǎn)評，卻淪為業(yè)內(nèi)笑談。不少芯片領(lǐng)域?qū)I(yè)人士直接發(fā)聲反駁，直言這番言論極不專業(yè)，本質(zhì)是刻意混淆技術(shù)概念，懂行的人一眼就能看出問題。
很多普通網(wǎng)友容易被誤導(dǎo)，覺得3D堆疊和華為的邏輯折疊都是“堆芯片”，沒什么區(qū)別。但實(shí)際上，二者根本不是一個維度的技術(shù)，差距還是相當(dāng)大的。
臺積電、三星、AMD主流的3D堆疊、3D封裝，說白了就是成品芯片疊疊樂。所有操作都在芯片制造完成后進(jìn)行，把多顆已經(jīng)做好的獨(dú)立芯片，通過粘合、打孔、連線的方式垂直堆疊，屬于芯片生產(chǎn)后期的外部封裝優(yōu)化。
這種技術(shù)的局限性很明顯，全程不改動芯片內(nèi)部的邏輯電路，只是拉近不同芯片的物理距離，用來縮小封裝面積、提升集成度。但每顆芯片的供電、時鐘、接口系統(tǒng)都是獨(dú)立的，跨芯片通信會產(chǎn)生大量額外功耗和熱量，散熱難題始終無法根治，這也是先進(jìn)封裝多年來難以突破的瓶頸。
而華為的邏輯折疊技術(shù)，是完全顛覆性的底層創(chuàng)新，屬于芯片設(shè)計(jì)前端的核心突破。它不需要堆疊成品芯片，而是在設(shè)計(jì)階段，就把原本二維平面鋪開的邏輯單元、運(yùn)算電路，在三維空間里重新編排、垂直重構(gòu)。簡單來說，別人是拼現(xiàn)成積木，華為是直接重構(gòu)積木本身的內(nèi)部結(jié)構(gòu)。
這套技術(shù)的優(yōu)勢十分硬核。通過三維折疊重構(gòu)，芯片內(nèi)部數(shù)據(jù)傳輸路徑大幅縮短，不用再橫穿整片芯片跑長距離，信號延遲、電容損耗直線下降，整體能耗直接降低四成。最關(guān)鍵的是，它能打破制程壁壘，華為7納米工藝芯片，依靠邏輯折疊就能跑出傳統(tǒng)3納米芯片的性能，相當(dāng)于不升級光刻設(shè)備，就能實(shí)現(xiàn)制程越級。
懂行的人都清楚，這恰恰踩中了當(dāng)下半導(dǎo)體行業(yè)的痛點(diǎn)。介文汲就說到了關(guān)鍵，一旦成功了，那么華為將會創(chuàng)造千年的國運(yùn)！摩爾定律已經(jīng)逼近物理極限，1納米制程卡在漏電、量子隧穿的難題上，全球頂尖廠商都難以實(shí)現(xiàn)量產(chǎn)突破。而華為韜定律完美互補(bǔ)摩爾定律，不靠縮小光刻線寬，僅憑電路三維重構(gòu)，就能持續(xù)提升芯片性能，成功打開了后摩爾時代的全新技術(shù)賽道。
目前英偉達(dá)退出中國市場，華為憑借自研昇騰芯片，成為國內(nèi)AI芯片賽道的核心玩家，也是英偉達(dá)最強(qiáng)勁的競爭對手，這或許就是黃仁勛焦慮的主要原因。
AI芯片的核心瓶頸從來不是單純的計(jì)算速度，而是數(shù)據(jù)搬運(yùn)帶來的功耗和延遲問題。華為邏輯折疊完美解決了這一痛點(diǎn)，抹平了制程差距，讓華為AI芯片性能快速追趕、縮小與英偉達(dá)的差距。再加上國內(nèi)海量的AI應(yīng)用場景、完善的算力生態(tài)，華為芯片迭代速度持續(xù)加快，直接撼動了英偉達(dá)的行業(yè)優(yōu)勢。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
