前沿導(dǎo)讀

美媒記者針對(duì)華為提出的韜定律分析指出，華為找到了一種新方法，能夠縮短大陸芯片制造商與世界領(lǐng)先代工廠臺(tái)積電之間的差距。

我們此前預(yù)估，在最尖端領(lǐng)域中國(guó)大陸的技術(shù)水平跟國(guó)際水平的差距大約是5年，甚至是5年以上。而華為現(xiàn)在提出的說(shuō)法和技術(shù)，可以縮小這個(gè)差距，并可能在2031年實(shí)現(xiàn)等效1.4nm工藝的芯片。

如果國(guó)際層面弄清楚華為是怎么做的，那么ASML是第一個(gè)受到?jīng)_擊的企業(yè)，將會(huì)對(duì)ASML銷售先進(jìn)光刻機(jī)造成競(jìng)爭(zhēng)威脅。

換道發(fā)展

目前國(guó)際芯片產(chǎn)業(yè)還是遵循傳統(tǒng)的摩爾定律路線，通過(guò)不斷縮小晶體管尺寸（幾何縮微）來(lái)提升芯片性能、降低功耗和成本。但是當(dāng)芯片制程進(jìn)入到5nm、3nm及以下節(jié)點(diǎn)之后，晶體管的密度已經(jīng)逼近臨界點(diǎn)，散熱、功耗、制造成本、經(jīng)濟(jì)效益等問(wèn)題直線攀升，行業(yè)內(nèi)正在探尋通過(guò)其他技術(shù)手段解決問(wèn)題。

臺(tái)積電、三星、英特爾等企業(yè)選擇通過(guò)改變晶體管的結(jié)構(gòu)來(lái)提升性能，也就是將Fin FET晶體管替換成GAA晶體管。并且英特爾還在改變晶體管結(jié)構(gòu)的基礎(chǔ)上，加入了背面供電技術(shù)，將電源布線移動(dòng)至晶圓背面，以釋放正面的互聯(lián)層，優(yōu)化性能及功耗。

但是這三家企業(yè)所推出的芯片制造技術(shù)，全部都需要EUV光刻機(jī)的支撐。

而美國(guó)對(duì)于EUV光刻機(jī)實(shí)施的對(duì)華出口管制，讓中國(guó)企業(yè)在先進(jìn)制程的技術(shù)發(fā)展道路上出現(xiàn)了難以逾越的硬件壁壘。

在此背景下，華為所提出的韜定律，就是一次針對(duì)芯片產(chǎn)業(yè)傳統(tǒng)路徑的根本轉(zhuǎn)變。其核心目標(biāo)不再是單純追求晶體管尺寸的縮小，而是系統(tǒng)性地壓縮信號(hào)在芯片內(nèi)部乃至整個(gè)計(jì)算系統(tǒng)中的傳播時(shí)延，通過(guò)提升時(shí)間效率來(lái)實(shí)現(xiàn)等效的性能躍進(jìn)。

韜定律并不是拿來(lái)替代摩爾定律的，而是開辟了一條不重度依賴最先進(jìn)光刻設(shè)備也能持續(xù)提升芯片性能的新賽道。

韜定律所衍生的芯片設(shè)計(jì)技術(shù)是邏輯折疊，傳統(tǒng)芯片設(shè)計(jì)都是基于二維平面上進(jìn)行電路布局，關(guān)鍵路徑上的信號(hào)需要穿越長(zhǎng)距離的互連線，這會(huì)導(dǎo)致信息出現(xiàn)延遲。

而邏輯折疊技術(shù)則將關(guān)鍵路徑上的邏輯門在三維空間進(jìn)行布局優(yōu)化，通過(guò)垂直互連大幅縮短物理距離，從而顯著降低信號(hào)傳播延遲。這是一種基于芯片設(shè)計(jì)上面的改變，并不是傳統(tǒng)芯片的疊加封裝技術(shù)。

韜定律以及邏輯折疊技術(shù)，其本質(zhì)上就是中國(guó)半導(dǎo)體產(chǎn)業(yè)在沒有EUV光刻機(jī)的前提下，積極探索出來(lái)的一條不依賴于先進(jìn)設(shè)備就可以提升芯片性能的發(fā)展路線。但是最終將芯片技術(shù)落地，還是需要依賴DUV光刻機(jī)、刻蝕機(jī)、薄膜沉積等傳統(tǒng)工業(yè)設(shè)備進(jìn)行制造。

競(jìng)爭(zhēng)威脅

國(guó)際層面已經(jīng)量產(chǎn)的5nm、3nm工藝芯片，幾乎都是采用了EUV光刻機(jī)，通過(guò)傳統(tǒng)的晶體管堆疊設(shè)計(jì)完成制造。

而韜定律的出現(xiàn)，提供了一種可能：在不使用或減少使用最先進(jìn)EUV光刻機(jī)的情況下，通過(guò)設(shè)計(jì)、架構(gòu)和系統(tǒng)級(jí)創(chuàng)新，在落后幾代的節(jié)點(diǎn)上實(shí)現(xiàn)接近甚至是媲美先進(jìn)制程的性能。

這就不得不提到三星拿ASML EUV光刻機(jī)制造的4nm芯片驍龍8 gen 1，雖然該芯片是4nm工藝，大核心是ARM最新的Cortex-X2，擁有3.0GHz的峰值頻率，性能強(qiáng)勁。但是實(shí)際的體驗(yàn)并不好，甚至可以說(shuō)市場(chǎng)口碑還不如前幾代產(chǎn)品。

而最具諷刺意義的，還是美國(guó)半導(dǎo)體機(jī)構(gòu)Semi Analysis拿三星制造的4nm驍龍8 gen 1，對(duì)比中國(guó)本土晶圓廠制造的7nm麒麟9000S，最終得出來(lái)的結(jié)論是雙方的芯片水平不相上下。驍龍8 gen 1與麒麟9000S的小核心都是ARM公版的A510，哪怕是在一模一樣的小核心下，雙方的水平也是非常接近。

不知道是應(yīng)該說(shuō)三星拿EUV造的4nm芯片太差，還是應(yīng)該說(shuō)中國(guó)的國(guó)產(chǎn)工藝和華為的芯片設(shè)計(jì)水平太強(qiáng)。

華為在芯片設(shè)計(jì)上面的水平有目共睹，這是根本無(wú)法忽略的事實(shí)。而EUV光刻機(jī)的出口管制，在一定程度上制約了華為設(shè)計(jì)水平的技術(shù)落地。雖然國(guó)產(chǎn)光刻機(jī)的研發(fā)一直在進(jìn)步，但是現(xiàn)階段還無(wú)法大規(guī)模替換掉ASML的設(shè)備。

在這種情況下，韜定律以及邏輯折疊技術(shù)的提出，可以為中國(guó)半導(dǎo)體產(chǎn)業(yè)的突破爭(zhēng)取更多時(shí)間。

如果華為的韜定律路徑能夠在中高端芯片市場(chǎng)取得成功，就意味著中國(guó)半導(dǎo)體產(chǎn)業(yè)可以在一定程度上“以時(shí)間換空間”，在不完全依賴攻克EUV尖端技術(shù)的前提下，保持產(chǎn)品競(jìng)爭(zhēng)力。這直接削弱了美國(guó)將ASML制造的EUV光刻機(jī)，當(dāng)做卡中國(guó)芯片脖子的威懾力。

據(jù)中國(guó)新聞社賬號(hào)《東西問(wèn)》在5月26日發(fā)布的報(bào)道指出，外媒普遍認(rèn)為依靠傳統(tǒng)制造方法，中國(guó)企業(yè)不太可能實(shí)現(xiàn)1.4nm的制程水平，因?yàn)槊绹?guó)封鎖了EUV光刻機(jī)和其他相關(guān)設(shè)備的出口，這是入局的關(guān)鍵設(shè)備。但是韜定律提出了另一種思路，即便不依賴尖端設(shè)備，也可以提升芯片的性能和晶體管密度。

如果未來(lái)基于韜定律的芯片可以實(shí)現(xiàn)大規(guī)模制造，并且沿著華為給出的目標(biāo)持續(xù)發(fā)展，那么這意味著該定律技術(shù)打破了業(yè)界普遍的共識(shí)，中國(guó)芯片企業(yè)走出了自己的一條路。

如今全球半導(dǎo)體的技術(shù)路徑已經(jīng)出現(xiàn)了分化：一條是繼續(xù)由ASML、臺(tái)積電、三星、英特爾等企業(yè)主導(dǎo)的幾何縮微傳統(tǒng)賽道；另一條則是華為最近提出的韜定律賽道。

這種路徑的分化，將直接侵蝕ASML所服務(wù)的單一化、線性化的技術(shù)演進(jìn)市場(chǎng)。