公眾號記得加星標??，第一時間看推送不會錯過。

鎧俠控股（以下簡稱鎧俠HD）存儲器事業部總經理井上敦史介紹了第十代“BiCS FLASH”的研發進展、主要性能特點和技術目標。他表示，第十代BiCS FLASH的1Tbit TLC產品目前已進入研發的最后階段，預計將于2026年夏季左右開始出貨。

這是井上先生在鎧俠控股于 2026 年 6 月 2 日舉行的“投資者日”簡報會上發表的聲明。

他首先介紹了目前的旗艦產品——第八代BiCS閃存。第八代產品采用“CBA（CMOS直接鍵合陣列）”技術，通過分別處理和鍵合帶有存儲單元陣列的晶圓和帶有CMOS電路的晶圓，優化了熱處理工藝。該公司聲稱，這項技術實現了“業內最佳”的性能、容量和能效。

此外，該公司強調，其第八代產品是業內首款采用 32 芯片堆疊封裝技術的產品，每個封裝容量達到 8 TB，并為實現 245 TB SSD“LC9 系列”做出了貢獻。

該公司目前正在擴大其第八代產品的量產規模，以用于眾多項目，并預計到 2026 財年末，其 NAND 出貨量中約 80% 將是第八代產品。

基于第八代BiCS閃存，鎧俠控股正采取“高容量/高密度”和“高性能”雙管齊下的戰略，以滿足人工智能時代的需求。該戰略也在2025年6月的管理政策說明會上進行了闡述。

為了滿足高容量/高密度需求，公司將繼續研發第十代及后續第十一代產品，延續前幾代產品高堆疊和平面縮減技術，實現高比特密度/高容量。這些產品將主要滿足企業/數據中心固態硬盤的市場需求。另一方面，為了滿足高性能需求，公司將在第九代及后續第十代產品中，結合單元技術、減少堆疊數量以及最新的CMOS技術，實現高性能。這些產品將主要面向人工智能PC和移動設備市場。

第十代 BiCS FLASH 強調的是選擇 332 層堆疊數的優勢。

傳統上，3D NAND 市場通過增加堆疊層數來提高位密度，從而降低成本。鎧俠 HD 的競爭對手也在開發超過 400 層的產品。

另一方面，井上先生解釋說，“過度堆疊會導致資本投入和工藝步驟增加，從而導致晶圓成本上升。”他還提到，就性能而言，例如，當堆疊層數達到400層或更多時，數據讀寫過程中激活的存儲層數量會增加，這往往會導致功耗增加。此外，增加層數需要減薄單元層，這會降低單元的載流能力，從而引發可靠性下降的擔憂。

考慮到這些挑戰和擔憂，第十代芯片最終選擇了332層。井上先生強調：“在第十代芯片中，我們不僅像第八代芯片一樣通過高堆疊層數降低了成本，而且還均衡地融入了平面縮減技術，從而在層數少于行業平均水平的情況下實現了優化的GB成本。”他補充道：“通過選擇優化的332層，我們能夠提高電源效率并確保存儲單元的可靠性。”

此外，井上先生還對比了332層產品和公司開發的400層及以上產品。對比結果顯示，332層產品相比400層及以上產品，每GB成本可降低約10%。此外，其性能也提升約10%，存儲單元可靠性提升約35%。井上先生表示：“在第十代產品中，我們不再僅僅追求層數，而是從多個角度優化GB成本、存儲單元可靠性和能效。”

第十代產品的另一大特點是繼續沿用CBA技術。鎧俠高清芯片自第八代產品起便開始使用CBA技術，據該公司稱，該技術比行業平均水平提前了約四年推向市場。因此，第八代產品實現了3.6 Gbit/s (bps) 的開創性接口性能。

據井上先生介紹，第九代和第十代產品將實現 4.8Gbps 的接口性能，使公司比競爭對手領先約一年。公司計劃通過盡早推出高速接口兼容產品并提高市場份額，在 PCIe Gen6/Gen7 兼容的固態硬盤和高性能移動設備市場中脫穎而出。

第十代 BiCS 閃存的研發工作進展順利。

性能方面，與第八代產品相比，位密度提高了59%。接口速度提高了33%，讀取吞吐量提高了15%以上，寫入吞吐量提高了30%以上。

此外，能效也得到了顯著提升，閱讀能效提升超過40%，書寫能效提升超過30%。該公司曾在2025年的管理政策簡報中預測能效提升約10%，但實際已實現了顯著提升。

第十代 BiCS 閃存 1Tbit TLC 產品計劃應用于高性能/高帶寬固態硬盤產品，包括“鎧俠 CM 系列”。井上先生解釋說：“我們目前正處于研發的最后階段，進行可靠性測試，并計劃在 2026 年夏季左右交付樣品。” 關于量產時間，他表示，在完成客戶認證后，“我們希望在一年左右的時間內開始量產，同時也會評估市場情況。”

鎧俠的NAND戰略將如何發展

在2025年財報會上，鎧俠執行副總裁太田博夫介紹了其旗艦產品“BiCS FLASH”的路線圖和關鍵技術，以及目前正在開發的新存儲解決方案。

大田先生首先探討了存儲技術的演進歷程。他解釋說，隨著人工智能的日益普及，閃存通過滿足包括更高的位密度、可靠性、性能和能效在內的廣泛需求，為人工智能的推廣提供了支持。他還指出，閃存的存儲容量已經增長了50萬倍，從1991年的4Mbit增長到目前量產的第八代BiCS閃存的2Tbit。他強調：“在此過程中，SLC、MLC、TLC和QLC（四層單元）等新型存儲技術相繼問世，其中許多技術都出自鎧俠之手。我們相信，我們能夠繼續引領行業的技術創新。”

大田先生強調，“NAND閃存的成本競爭力源于芯片上能夠封裝多少比特。”他解釋說，提高比特密度的方法通常有四種：增加堆疊層數、縮小芯片平面面積、引入新的架構以及像QLC那樣通過邏輯方式提高比特密度。他補充道，“不同方法的投資額各不相同，因此如何在降低投資的同時提高比特密度，對于技術發展戰略而言至關重要。”

鎧俠HD致力于通過增加堆疊層數和縮小芯片平面面積等方法，最大限度地提高位密度。太田先生解釋說：“通常，其他公司都專注于通過增加堆疊層數來提高位密度，但我們的優勢在于縮小芯片平面面積。” 他補充道，他們正通過各種研發手段來追求位密度的最大化，例如引入CBA（CMOS直接鍵合陣列）等新架構，并率先推出QLC技術。

在平面縮減技術方面，該公司通過與合作伙伴共同開發的名為 OPS（On Pitch SGD）的新技術，實現了字線層面積開銷的降低。在第六代及之前的 BiCS FLASH 芯片布局中，為了實現物理隔離并允許單獨選擇物理頁面，需要在字線層創建非功能性內存空洞。而在第八代產品中，通過使用 OPS 技術，這種隔離直接在內存空洞之間實現，從而降低了面積開銷。

作為一種全新的架構，他們引入了CBA技術。雖然從CNA（CMOS近陣列）到CUA的過渡降低了CMOS的面積開銷，但他們解釋說，“連接CMOS和存儲單元仍然存在布線開銷”。第八代產品中引入的CBA技術通過分別處理和鍵合CMOS和單元陣列，進一步降低了這種開銷。大田先生強調：“鎧俠在該技術領域也一直處于行業領先地位，并以此為傲。CBA技術允許在最佳溫度條件下處理CMOS晶圓和存儲單元晶圓，從而使我們能夠最大限度地發揮每個晶圓的性能，并實現接口性能和單元性能都極具競爭力的產品。”

最后提到的技術是邏輯縮小（多層單元制造），QLC 就是其中的典型代表。鎧俠高清（Kioxia HD）強調，公司在該領域一直致力于研發先進技術，包括自第四代 BiCS FLASH 閃存起就為 3D 閃存生產 QLC，并在 2007 年開發了用于 2D 70nm 工藝的 QLC 產品。大田先生補充道：“與 TLC 產品相比，QLC 產品在降低成本的同時，性能和可靠性也略有不足，因此我們在部署時會仔細考慮各個市場的具體要求。”

2024 年 12 月，鎧俠控股在國際會議“IEDM”上宣布了一項名為“HCF（水平通道閃存）”的新技術，該技術通過水平排列通道來提高存儲密度。

在簡報會上，有人提出了關于HCF推出時間的問題。大田先生解釋說：“雖然一些競爭對手聲稱他們可以實現1000層，但我們相信從技術上講我們也能做到。然而，關鍵問題在于成本和性能是否能達到最終用戶真正能夠接受的水平。在這種情況下，我們正在考慮的方案之一是，最終可能需要采用新的理念過渡到高密度纖維板技術。” 他補充說，過渡計劃預計在2030年代中期或之后進行。

大田先生還概述了BiCS FLASH的未來技術戰略。

該公司計劃沿著兩個方向開發產品：一是繼續增加層數以實現高容量和高性能，二是利用 CBA 技術將現有單元技術與最新的 CMOS 技術集成，在降低投資成本的同時實現高性能。

對于專注于高容量和高性能的第一條產品線，該公司計劃將進一步堆疊與平面縮減相結合，開發第十代及后續幾代高比特密度/高容量產品，旨在滿足企業和數據中心 SSD 市場的需求。

針對以性能為優先的第二條產品線，我們開發了第九代產品，該產品利用CBA技術，并將現有存儲單元與高速CMOS技術相結合，以滿足各種前沿應用的需求。通過利用現有存儲單元，我們能夠在滿足人工智能邊緣應用需求的同時，降低堆疊所需的資本投入。

大田先生表示：“通過這兩項發展戰略，我們將開發出既能滿足尖端應用的先進需求，又能保持最佳投資效率的具有競爭力的產品。”

下圖總結了從第 5 代到第 10 代的性能/比特密度演變情況。

第八代固態硬盤通過引入CBA技術，實現了“業界領先”的接口速度和能效，同時還具備高比特密度。大田先生強調：“第八代產品在性能、功耗和可靠性方面都獲得了眾多客戶的積極反饋和評價。此次引入的CBA技術使我們領先競爭對手兩代，這一優勢將提升我們的競爭力，并增強鎧俠固態硬盤產品陣容。”

關于其在新市場的拓展，該公司解釋說，在闡述存儲器層次結構的同時，他們也在開發除TLC和QLC NAND（目前是其核心業務）之外的其他存儲器。在DRAM領域，他們提到了“OCTRAM（氧化物-半導體溝道晶體管DRAM）”，這是一種采用巨型半導體（InGaZnO）晶體管的新型DRAM結構，其開發目標是降低功耗，用于人工智能和后5G應用領域的系統存儲器。

他們還提到了“XL-FLASH”，這是一種存儲級內存，可以彌合TLC NAND和DRAM之間的延遲差距。他們計劃部署“超高IOPS SSD”和“CXL-XL”作為采用XL-FLASH的新解決方案。

CXL-XL 是一種利用 CXL 接口技術實現 CPU 間內存共享的存儲技術，預計將于 2026 年下半年開始出貨樣品。大田先生表示：“隨著計算規模越來越大、分布越來越廣，以執行更復雜的計算，僅靠 DRAM 擴展內存容量在成本和功耗方面都面臨挑戰。CXL-XL 將滿足 DRAM 無法實現的大容量、低延遲內存需求。”

該公司還將繼續開發超高容量QLC固態硬盤。QLC固態硬盤已經在數據中心得到應用，但該公司表示：“未來，我們將開發出高容量、低成本的QLC固態硬盤，使其在總擁有成本（TCO）方面能夠與近線硬盤競爭。”

（來源：編譯自eetjp ）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4428內容，歡迎關注。

加星標??第一時間看推送

求推薦