華為突然宣布！全球半導體規則變了，"韜定律"誕生！

深圳力量再一次震撼世界

1

一場演講，炸響整個行業

從摩爾定律到 "韜 (τ) 定律"：深圳力量改寫全球芯片規則

華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表“韜（τ）定律”。來源：人民日報 攝影：林淵

5月25日上午，上海。電氣電子工程師學會（IEEE）主辦的2026國際電路與系統研討會（ISCAS 2026）正在舉行。

華為公司董事、半導體業務部總裁何庭波走上主旨演講臺，屏幕上打出演講題目——《半導體新路徑探索與實踐》。

接下來的90分鐘里，她做了一件中國半導體產業從未做過的事：正式發布一條指導全球半導體產業發展的新原則，并以自己的名字命名——"韜（τ）定律"。

韜定律的核心主張：以"時間縮微"替代傳統摩爾定律的"幾何縮微"，作為半導體與電子系統演進的全新指導原則。不再執著于把晶體管做小，而是把信號傳播的時間做短。

過去半個多世紀，芯片行業只遵循一條鐵律——摩爾定律。全世界按這條路走到今天，3nm制程的芯片設計成本已超10億美元，單次流片費用超過5億美元。物理極限就在眼前。

"修補摩爾定律無濟于事，延續幾何縮微是死胡同。我們必須跳出固有思維，探索一條全新、可持續、可規模化的演進路徑。"

韜定律給出的新路徑是：通過系統性地降低時間常數τ（τ=RC，即電阻乘以電容），從器件、電路、芯片、系統四個層面協同優化，在不依賴極致先進制程的前提下，實現性能、密度、能效的同步躍升。

同一時間，何庭波署名論文《多層電子系統的時間縮微理論》在中國科學院科技論文預發布平臺同步上線。論文汲取了華為數千名工程師六年的工作成果。

何庭波在主旨演講中，用清晰的邏輯揭示了半導體產業的百年變局：過去六十年，摩爾定律的幾何縮放 (Geometric Scaling) 推動了整個行業的高速發展，但當物理極限逼近、先進光刻機成為 "卡脖子" 瓶頸時，這條黃金法則正逐漸失效。"韜 (τ) 定律" 的核心突破在于：以 "時間 (τ) 縮微" 替代 "幾何縮微" 作為半導體與電子系統演進的新指導原則—— 通過邏輯折疊 (LogicFolding) 等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，從而實現半導體與電子系統的持續演進，徹底擺脫對先進制程的單一依賴。

這一定律的命名極具深意："韜" 既代表 "韜光養晦" 的堅韌，也與時間常數 "τ"(Tau) 的物理意義高度契合，象征著華為在過去六年中默默耕耘、厚積薄發的技術沉淀。

關鍵里程碑對比：

數據來源：華為官網、ISCAS 2026 會議報告、中國科學院科技論文預發布平臺

2

381款芯片的底氣

韜定律不是理論空談。何庭波在演講中給出了一組數據：基于韜定律的技術框架，華為過去六年已成功設計并量產381款芯片，覆蓋智能手機、AI計算、服務器、物聯網、汽車電子等領域，服務全球超10億用戶。

381款

過去六年設計并量產的芯片數量

這個數字背后的時間線是2020年到2026年——正是華為遭遇最嚴苛芯片制裁的六年。六年后的今天，華為不僅活了下來，還拿出了自己的一套產業定律。

論文披露的核心技術數據令人振奮：

• 邏輯折疊技術（LogicFolding）— 晶體管密度單代提升55%，SoC能效提升41%，SRAM頻率提升40%
• 統一總線架構（Unified Bus）— 端到端延遲壓縮約500倍，實現"系統即單芯片"
• 近封裝光學 Hi-ONE— 每模塊8Tb/s帶寬，傳輸距離擴展至100米

今年秋季，華為將發布新一代麒麟手機芯片，全球首發商用邏輯折疊技術。CPU/GPU性能提升40%，能效提升35%，晶體管密度等效3nm工藝。

2026 秋

新一代麒麟芯片發布，首發邏輯折疊技術，CPU達3.1GHz

2029

麒麟CPU性能核心頻率突破4GHz

2031

高端芯片晶體管密度達到1.4nm制程同等水平

2035

AI硬件集成度增長100倍以上

3

從深圳起步的"芯片女皇"

1969年，何庭波出生于湖南長沙。1996年，27歲的她帶著北京郵電大學半導體物理和通信工程專業碩士學位，走進了當時還在深圳坂田的華為總部。

那一年，華為的年營收剛突破40億元，整個芯片研發團隊只有幾臺Sun 8-port工作站。她從一名普通工程師做起，歷任研發部長、海思總裁、2012實驗室總裁，直到如今出任華為董事、科學家委員會主任、半導體業務部總裁。

整整30年，何庭波沒有離開過深圳。

她主導研發了海思半導體一代又一代芯片產品——從早期的通信芯片到麒麟系列手機SoC，從昇騰AI芯片到鯤鵬服務器CPU。華為的芯片設計總部海思半導體，扎根在深圳。全球500多家核心供應商的協同網絡中，大量關鍵環節也集中在以深圳為核心的大灣區。

一個把30年職業生涯全部獻給深圳的工程師，在全球最高學術舞臺上發布了屬于中國自己的半導體定律。這本身就夠寫進產業史。

4

深圳：半導體第三極的雄心

韜定律的發布，不只是華為一家公司的事。深圳目前擁有727家集成電路企業，其中芯片設計企業456家。

2839.6億

2024年深圳IC產業營收

+32.9%

同比增長（全國3倍）

727家

集成電路企業總數

3萬億

2026年中國半導體市場規模

根據深圳市發改委數據，2024年深圳半導體產業營收已提前一年超額完成三年前設定的2025年目標。深圳形成了"東部硅基、西部化合物、中部設計"的空間布局。

何庭波在演講中明確表態："華為愿開放韜定律核心技術框架、邏輯折疊IP、靈衢總線協議等，與全球伙伴聯合研發、共享成果。"對深圳的700多家半導體企業來說，一個全新的技術坐標系正在形成。

深圳作為中國半導體產業的創新高地，為這一突破提供了關鍵支撐：

1. 研發根基：
2. 1991 年華為在深圳成立 ASIC 設計中心 (海思前身)，2004 年海思半導體在深圳龍崗正式注冊，奠定了芯片設計能力
   
3. 產業鏈協同：政策支持：
4. 深圳擁有國家第三代半導體科技創新中心、集成電路設計深圳產業化基地等平臺，與中芯國際等形成良性協同
   
5. 2026 年 2 月深圳發布《"人工智能 +" 先進制造業行動計劃》，將 AI 芯片確立為核心突破口，與華為技術路線高度契合
6. 人才集聚：
7. 深圳吸引了全國半導體領域頂尖人才，形成了從設計到封測的完整人才梯隊
   

深圳市從2023年以來，陸續出臺了《深圳市培育發展半導體與集成電路產業集群行動計劃（2023-2025年）》《深圳市車規級芯片高質量發展行動計劃（2024-2025年）》《深圳市功率半導體高質量發展行動計劃（2024-2025年）》，特別是2025年年深圳又出臺了《深圳市關于促進半導體與集成電路產業高質量發展的若干措施》，這個政策的特點在于政府通過加大財政支持力度，核心投向企業的研發，資金的獎勵主要用于企業在研發上的投入，比如重點對高端芯片、核心設備、關鍵材料、先進封裝等產業領域中的研發是支持，鼓勵企業開展設計流片，國產EDA工具和IP購買、晶圓制造、封裝測試、裝備和材料攻關以及公共服務平臺建設。

在政策支持下，一批“硬核”科技成果加速涌現：平湖實驗室“8吋碳化硅溝槽柵器件設計與工藝開發”入選2025年度中國第三代半導體技術十大進展。華為“昇騰384超節點”，多項性能全面突破。啟云方公司推出了全自主知識產權、國產電子工程EDA設計軟件，填補了國產高端電子設計工業軟件空白。

值得一提的是，深圳打造了全棧自主的基礎算力底座訓。訓練芯片方面，華為構建從芯片、集群、軟件棧、開發框架到行業應用的全棧自主可控AI計算生態，全面對標替代英偉達計算生態，昇騰910系列芯片性能比肩國外主流產品，成為國產AI芯片的主力軍。在端側AI芯片及推理芯片方面，云天勵飛、云豹智能、鯤云科技、墨芯科技等公司相關芯片，已在細分場景實現商業化落地。

5

資本市場用腳投票

韜定律發布后的市場反應，比任何人預期的都要猛烈。5月25日下午，A股半導體板塊集體爆發：

• 科創50指數大漲5.88%，創歷史新高
• 中芯國際盤中觸及20CM漲停，總市值突破7300億元，成交額超350億元
• 華虹公司、東芯股份、甬矽電子等20CM漲停；長電科技、通富微電、兆易創新等10CM漲停
• 半導體ETF漲超7%，半導體設備ETF漲超6.54%

機構普遍認為，韜定律意味著先進封裝、存儲、半導體設備等產業鏈環節的戰略權重將大幅上升。目前已有28只半導體概念股今年業績預計翻倍增長。

6

不是終點，是起點

2020年，華為被斷供先進制程芯片代工。外界唱衰聲四起。六年后的今天，華為沒有止步于"造出芯片"，而是直接跳到了"制定規則"的層面。

這是中國企業在全球半導體領域首次提出具有普遍指導意義的產業演進原則。此前的摩爾定律、登納德縮放定律，均由美國學者和企業提出。韜定律的出現，標志著中國半導體產業開始從"跟隨者"向"規則制定者"轉變。

"摩爾定律的時代落幕，但創新永不落幕；幾何縮微的路徑走到盡頭，但時間縮微的新路徑已開啟。"

深圳的夜晚依然燈火通明。從坂田總部到前海自貿區，從南山科技園到坪山半導體產業園，數以萬計的工程師正在這個新的坐標系上工作。

今年秋天，當那顆搭載邏輯折疊技術的麒麟芯片正式發布時，世界會看到：被封鎖了六年的中國芯片，沒有倒下，反而站到了一個所有人都沒想到的位置。

數據來源：人民日報、新華社、華為官網、深圳市發改委、中國科學院科技論文預發布平臺、深圳半導體行業協會、IEEE ISCAS 2026

市場數據截至2026年5月25日收盤，不構成投資建議。