作者 | 山竹

出品 | 鋅產(chǎn)業(yè)

5月25日，華為半導(dǎo)體業(yè)務(wù)部總裁何庭波的一次演講、一篇署名論文，引爆了國內(nèi)芯片產(chǎn)業(yè)。

在這次亮相中，華為過去六年的造芯經(jīng)歷，被何總濃縮到了一篇論文、一個理論中和盤托出。

在這些年先進制程技術(shù)封鎖中，華為半導(dǎo)體團隊共量產(chǎn)了361款芯片，并在這些芯片中證實了一個結(jié)論：

一味地通過縮小晶體管尺寸的“幾何縮微”來提升晶體管密度和芯片性能，已經(jīng)逼近物理和成本極限；

通過降低時間常數(shù)τ、對芯片進行邏輯折疊的“時間縮微”，正在成為繞開極致制程依賴的一條芯片設(shè)計新路徑。

這就是華為提出的“韜定律”，用于取代那個芯片設(shè)計領(lǐng)域的摩爾定律。

基于這一定律，何庭波指出，預(yù)計到2031年，基于該路線的高端芯片晶體管密度將達到等同于1.4納米制程的水平。

要知道，即便是臺積電和英特爾的1.4納米制程工藝，如今仍在推進中，要到2029年才能進入量產(chǎn)階段。

01 摩爾定律的終結(jié)

1965年4月19日，美國《電子學(xué)》雜志刊登了時任仙童半導(dǎo)體研究開發(fā)實驗室主任戈登·摩爾（Gordon Moore）的一篇文章《將更多組件塞進集成電路》。

在這篇僅有四頁半的短文中，戈登·摩爾提出了自己的觀察：

從1959年集成電路問世以來，集成電路上的組件數(shù)量大約每一年翻一番，與此同時，他還預(yù)測，這一趨勢至少在未來十年內(nèi)將繼續(xù)保持。

這一觀察就是后來大名鼎鼎的摩爾定律，并在1975年被摩爾本人修訂為“每兩年翻一番”。

摩爾定律在隨后很長一段時間里，一直是是全球半導(dǎo)體產(chǎn)業(yè)的“行業(yè)契約”，并驅(qū)動了人類歷史上最偉大的技術(shù)爆炸：

從個人電腦到智能手機，從互聯(lián)網(wǎng)到人工智能，算力呈指數(shù)級增長，而成本卻持續(xù)下降。

1974年，IBM科學(xué)家羅伯特·丹納德（Robert Dennard）等人發(fā)表論文，提出了丹納德尺度理論（Dennard Scaling）。

該理論指出，隨著晶體管尺寸按比例縮小，電壓和電流也在按比例降低，并可維持恒定電場，從而保持功率密度不變。

這一理論與當(dāng)時已經(jīng)大行其道的摩爾定律完美契合：晶體管數(shù)量指數(shù)增長的同時，性能/功耗比和性能/成本比也同步在提升。

也是在這一理論加持下，F(xiàn)inFET、全環(huán)繞柵（GAA）等架構(gòu)進一步延長了這一黃金時代。

然而，這一“行業(yè)契約”在21世紀初開始出現(xiàn)裂痕。

2005年前后，丹納德尺度首先失效，隨著芯片特征尺寸進入90nm以下，傳統(tǒng)二氧化硅的柵極絕緣層變薄導(dǎo)致量子隧穿漏電流激增，電壓無法繼續(xù)按比例降低，“暗硅”（Dark Silicon）現(xiàn)象出現(xiàn)——芯片上越來越多的晶體管因功耗限制而無法同時工作。

時鐘頻率自此停滯，多核架構(gòu)開始成為主流。

在這之后，提到智能手機和筆記本電腦的性能時，CPU有多少核心，有多少大核和小核越來越多被提及，并間接成了衡量CPU性能的重要參數(shù)，正是出于這一原因。

不過，幾何尺度（純維度收縮）并沒有因此瞬間坍塌，而是經(jīng)歷了多次被質(zhì)疑和反轉(zhuǎn)，反轉(zhuǎn)背后是英特爾等公司通過EUV光刻、FinFET等技術(shù)持續(xù)升級，將芯片制程節(jié)點一再推進到了7nm、5nm，乃至更先進的工藝。

就在今年，正是18A制程工藝（1.8nm）的推出，讓本已被英偉達、AMD趕超的英特爾，再度回了一口血。

但進入7nm節(jié)點后，一些微妙的事情開始發(fā)生：

芯片制程工藝帶來的回報開始急劇遞減：

速度飽和使溝道長度對延遲的改善從二次方降為線性；

局部互連寄生RC主導(dǎo)延遲；

掩膜和EUV設(shè)備折舊成本暴漲，將2nm節(jié)點芯片設(shè)計預(yù)算提升到了超10億美元；

單位晶體管成本不再下降，甚至在某些先進節(jié)點出現(xiàn)了上升的情況；

正是這一系列現(xiàn)象的出現(xiàn)，2010年后，多位行業(yè)領(lǐng)袖公開承認摩爾定律的放緩。

在此過程中，我們看到，英特爾從14nm到10nm用了五年而非兩年，打破了其“鐘擺戰(zhàn)略”，國際半導(dǎo)體路線圖（IRDS）逐步淡化傳統(tǒng)基于摩爾定律的預(yù)測。

實際上，戈登·摩爾本人早在2003年就曾預(yù)言“沒有指數(shù)增長能永遠持續(xù)”。

到2020前后，純幾何尺度的“行業(yè)契約”事實上已經(jīng)難以為繼。

摩爾定律的終結(jié)并非突然死亡，而是一個漸進式衰退的過程，它標(biāo)志著半導(dǎo)體行業(yè)從“容易的時代”轉(zhuǎn)向“困難的時代”：

在物理極限（原子尺度、量子效應(yīng)）、經(jīng)濟極限（天文數(shù)字般的投資）和應(yīng)用極限（性能回報遞減）三重因素擠壓下，傳統(tǒng)“節(jié)點追逐”模式難以為繼，整個計算棧亟需出現(xiàn)新的優(yōu)化目標(biāo)。

02 韜定律與華為造芯這六年

2018年10月10日，上海華為全聯(lián)接大會，華為輪值董事長徐直軍正式對外發(fā)布了華為全棧全場景AI戰(zhàn)略。

在此期間，此前業(yè)界猜測的華為內(nèi)部代號為“達芬奇”的人工智能項目也正式亮相。

所謂“達芬奇”項目，實則是華為研究的一個芯片架構(gòu)，這一架構(gòu)采用3D Cube矩陣計算單元、向量單元和標(biāo)量單元異構(gòu)設(shè)計，支持混合精度計算，精準(zhǔn)匹配神經(jīng)網(wǎng)絡(luò)數(shù)據(jù)流。

隨著達芬奇項目一同亮相的，還有華為面向人工智能領(lǐng)域，基于達芬奇架構(gòu)的首批自研AI芯片——Ascend 910（訓(xùn)練）和Ascend 310（推理）。

據(jù)華為當(dāng)時給出的官方數(shù)據(jù)顯示，Ascend 910單芯片F(xiàn)P16算力達256 TFLOPS，計算密度業(yè)界領(lǐng)先。

這是華為“造芯”戰(zhàn)略的一個重要里程碑，但更大的考驗隨之而來。

2019年5月，美國將華為列入實體清單，2020年進一步收緊出口管制，華為至此被切斷了來自全球先進制程的供應(yīng)，華為半導(dǎo)體團隊由此開始了他們長達六年的長征。

在極端壓力下，2020-2026年間，華為半導(dǎo)體團隊設(shè)計并量產(chǎn)了381顆芯片，覆蓋移動、AI、汽車、基礎(chǔ)設(shè)施等領(lǐng)域。

面對先進光刻技術(shù)受限，他們將優(yōu)化目標(biāo)從“幾何尺度”轉(zhuǎn)向時間尺度（τ scaling）——即系統(tǒng)性降低單一特征時間常數(shù)τ，從皮秒級晶體管到秒級系統(tǒng)工作負載。

2026年5月25日，在IEEE ISCAS大會上，何庭波正式提出了韜定律（τ Scaling Law），提出以時間而非晶體管面積作為主要優(yōu)化指標(biāo)。

這里值得一提的是，作為華為深耕芯片領(lǐng)域20年的老將，何庭波自1996年加入華為后，歷任芯片業(yè)務(wù)崗位（開發(fā)、研究、架構(gòu)、供應(yīng)鏈）、研發(fā)部長、海思總裁、2012實驗室總裁，現(xiàn)任科學(xué)家委員會主任、ITMT主任、半導(dǎo)體業(yè)務(wù)部總裁。

她指出：

一味地通過縮小晶體管尺寸的“幾何縮微”來提升晶體管密度和芯片性能，已經(jīng)逼近物理和成本極限；

通過降低時間常數(shù)τ、對芯片進行邏輯折疊（LogicFolding）的“時間縮微”，正在成為繞開極致制程依賴的一條芯片設(shè)計新路徑。

韜理論自此也成了自丹納德尺度理論（Dennard Scaling）后，又一個跨越整個計算棧的共享優(yōu)化目標(biāo)。

據(jù)何庭波給出的技術(shù)分析：

在移動SoC領(lǐng)域，LogicFolding技術(shù)成為關(guān)鍵突破：將數(shù)字、模擬和內(nèi)存電路分區(qū)到垂直堆疊有源層，通過超細間距混合鍵合縮短關(guān)鍵路徑線長，降低寄生RC。

在固定器件節(jié)點下，Kirin 2026實現(xiàn)了晶體管密度從155提升至238 MTr/mm2（提升了55%），SoC性能核能效提升了41%，頻率提升了13%。

未來通過多層折疊，預(yù)計到2035年密度會進一步提升。

在AI系統(tǒng)層面，Unified Bus（內(nèi)存語義統(tǒng)一總線）將遠程訪問延遲從數(shù)十微秒降至約100ns（降低了約500倍）；近封裝Hi-ONE光I/O和3D Folding解決N2-vs-N扇出困境，使內(nèi)存帶寬、I/O和電源交付從周長擴展到表面，實現(xiàn)與計算能力同步的N2尺度。

到2035年，AI硬件集成度預(yù)計增長超過100倍。

此外，華為基于這一定律還為自己制定了一個先進芯片發(fā)展目標(biāo)：

預(yù)計到2031年，基于該路線將使高端芯片晶體管密度達到等同于1.4納米制程的水平。

盡管華為造芯在業(yè)界已經(jīng)不是什么秘密，盡管華為過往已經(jīng)陸續(xù)對外透露了些許異構(gòu)計算、軟硬協(xié)同、算法定義芯片的理念，但韜定律的提出與公布，依然在業(yè)界引起了軒然大波。

03 中國能否培養(yǎng)出全球芯片巨頭？

在經(jīng)歷了先進制程卡脖子后，國產(chǎn)芯片的發(fā)展一直備受全球關(guān)注。

在全球產(chǎn)業(yè)大分工時代，沒有全球供應(yīng)鏈的協(xié)同，中國能否跑出一個能夠與英偉達、英特爾、AMD等掰手腕的芯片巨頭，這是全球芯片產(chǎn)業(yè)熱度最高的問題之一。

實際上，在大模型這樣的人工智能新范式引爆算力需求后，全球算力產(chǎn)業(yè)也在經(jīng)歷著一次重塑，全球科技巨頭開始自研芯片、芯片產(chǎn)業(yè)鏈在后摩爾定律時代尋求新范式，這時，中國芯片產(chǎn)業(yè)已經(jīng)悄悄完成了一次底層重塑。

我們能夠看到的是，國內(nèi)芯片產(chǎn)業(yè)在設(shè)計、制造、封測等方面逐漸補充著短板，一批龍頭企業(yè)開始從幕后走到臺前。

首先是國內(nèi)頭部晶圓廠商已經(jīng)攻克7nm制程工藝，7nm國產(chǎn)芯片生產(chǎn)制造已經(jīng)成熟穩(wěn)定；

其次是國內(nèi)包括寒武紀和“GPU四小龍”在內(nèi)的一批GPU廠商開始成長起來，成為國產(chǎn)AI算力生態(tài)的一股重要力量；

再加上華為、阿里、百度等科技巨頭巨資投資進行芯片自研，開始走類蘋果的軟硬協(xié)同路線，讓模型、算法與芯片得到了進一步協(xié)同。

尤其是華為與DeepSeek一波聯(lián)動（DeepSeek V4遷移至華為昇騰950PR），讓處于全球芯片產(chǎn)業(yè)鏈頂端的英偉達，都感受到了危機。

英國路透社在4月底的一篇報道中就曾指出，在DeepSeek V4遷移至華為昇騰950PR消息一經(jīng)公布后，國內(nèi)包括字節(jié)、阿里、騰訊在內(nèi)的互聯(lián)網(wǎng)巨頭都開始與華為接洽，商談芯片訂單事宜。

而在韜定律為后摩爾時代指出的這條路上，尤其是在7nm之后，純尺寸縮微的回報趨于平緩時，行業(yè)競爭重心從制程縮微轉(zhuǎn)向架構(gòu)創(chuàng)新、系統(tǒng)優(yōu)化、3D集成、算法協(xié)同。

在這樣的新范式下，中國能否培養(yǎng)出一個全球芯片巨頭？