誰能想到，全球芯片圈頂流英偉達(dá)創(chuàng)始人黃仁勛，居然當(dāng)眾鬧了個低級專業(yè)笑話。2026年華為剛推出打破行業(yè)慣例的全新韜定律，給卡在瓶頸多年的全球半導(dǎo)體產(chǎn)業(yè)指明了新方向，結(jié)果黃仁勛直接公開唱衰，放話臺積電3D堆疊技術(shù)比華為韜定律領(lǐng)先十年。這番操作剛出來，直接被業(yè)內(nèi)專家集體回懟，直指他發(fā)言太不專業(yè)。

說起來這事發(fā)生在2026年5月28日，黃仁勛在國內(nèi)一場供應(yīng)鏈宴請活動上，被媒體堵著問對華為韜定律和邏輯折疊技術(shù)的看法，他直接否定了這項新技術(shù)的價值，一口咬定臺積電深耕多年的芯片堆疊、3D封裝技術(shù)，全面領(lǐng)先華為相關(guān)技術(shù)十年以上。

這番話說白了就是英偉達(dá)對華為芯片技術(shù)崛起的公開輕視，就是想弱化華為這次技術(shù)突破的影響力。可沒想到業(yè)內(nèi)根本不買賬，資深芯片專家很快就點出了他言論里的核心漏洞。

他完全把芯片封裝堆疊和華為邏輯折疊的概念混為一談了，兩種技術(shù)根本不在同一個維度，完全沒有直接對比的基礎(chǔ)，這專業(yè)程度屬實說不過去，這也是全行業(yè)一起反駁他的核心原因。

現(xiàn)在臺積電、三星、AMD這些企業(yè)布局的3D堆疊、三維封裝技術(shù)，都屬于芯片后端封裝層面的優(yōu)化。核心就是把已經(jīng)做完所有前段制造工序的成品芯片，用粘合、打孔、垂直互聯(lián)這些方式做物理堆疊，只優(yōu)化多芯片之間的連接密度和封裝面積，根本碰不到芯片內(nèi)部的邏輯電路結(jié)構(gòu)。

這種技術(shù)不用改動底層芯片設(shè)計規(guī)則，也不用適配全新的EDA設(shè)計工具，是行業(yè)里已經(jīng)成熟的改良方案，說白了就是微創(chuàng)新，不是顛覆。

而華為的邏輯折疊技術(shù)，是從底層芯片設(shè)計層面的顛覆性創(chuàng)新，和傳統(tǒng)封裝堆疊從根上就不一樣。這項技術(shù)在芯片設(shè)計初期，就把原本平鋪在二維平面的數(shù)字、模擬、存儲電路，做三維垂直重構(gòu)和堆疊布局，從根源上優(yōu)化芯片內(nèi)部的信號傳輸路徑、功耗和密度。

業(yè)內(nèi)人心里都門清，黃仁勛不可能分不清這倆技術(shù)的差別，故意混淆概念貶低華為新技術(shù)，核心還是市場競爭給逼的。

現(xiàn)在國內(nèi)芯片產(chǎn)業(yè)鏈越來越完善，華為昇騰AI芯片更新迭代速度很快，早就成了國內(nèi)AI算力市場的核心主力，一直在不斷擠壓英偉達(dá)的市場空間。

韜定律搭配邏輯折疊技術(shù)，很有可能直接抹平中外芯片的制程差距，徹底改寫AI芯片的行業(yè)格局，這可是英偉達(dá)最忌憚的事情。堂堂芯片巨頭甘愿犯這種低級錯誤，那點行業(yè)競爭焦慮，簡直都要溢出來了。

想要搞懂韜定律到底厲害在哪，得先說說管了半導(dǎo)體行業(yè)六十年的摩爾定律，現(xiàn)在到底遇到了什么解不開的難題。很多人以為摩爾定律是正經(jīng)物理科學(xué)定律，其實它就是行業(yè)長期形成的產(chǎn)業(yè)共識和發(fā)展約定。

它的核心內(nèi)容就是芯片晶體管數(shù)量每兩年翻一倍，同步實現(xiàn)性能提升成本下降，這么多年一直指引著全球半導(dǎo)體產(chǎn)業(yè)迭代升級。過去幾十年半導(dǎo)體產(chǎn)業(yè)能高速發(fā)展，這塊基石功不可沒。

全行業(yè)都照著摩爾定律的預(yù)期走，芯片設(shè)計、設(shè)備制造、光刻研發(fā)、封裝測試這些上下游環(huán)節(jié)，能同步規(guī)劃研發(fā)方向、升級技術(shù)、制定價格體系，少了好多信息差帶來的研發(fā)內(nèi)耗。所有企業(yè)沿著同一個賽道迭代，才有了現(xiàn)在成熟完善的全球半導(dǎo)體產(chǎn)業(yè)鏈。

過去行業(yè)提升芯片性能、增加晶體管密度，核心方式就是不斷縮小晶體管的物理尺寸，最依賴的就是光刻機(jī)的精度提升。發(fā)展到現(xiàn)在，這條傳統(tǒng)賽道已經(jīng)撞了墻，再也跑不動了。

硅基芯片的基礎(chǔ)單元硅原子尺寸才0.22納米，現(xiàn)在全球先進(jìn)制程已經(jīng)摸到1納米節(jié)點，能繼續(xù)縮小晶體管尺寸的空間早就耗盡了。納米級微觀尺度下，電子會出現(xiàn)量子隧穿效應(yīng)，直接穿過晶體管柵極，導(dǎo)致芯片開關(guān)控制失效，漏電問題根本沒法解決，物理層面就沒法繼續(xù)突破了。

還有就是賺錢越來越難，華為何庭波早就明確說過，純粹靠尺寸縮小帶來的性能回報已經(jīng)越來越平緩。現(xiàn)在先進(jìn)制程芯片的單顆設(shè)計成本已經(jīng)突破十億美元，最前沿制程節(jié)點里，單個晶體管的成本不再下降反而開始上漲，高投入低回報的現(xiàn)狀，讓全球芯片企業(yè)都陷入了研發(fā)困境。

一邊是傳統(tǒng)制程迭代走到了盡頭，一邊是人工智能快速發(fā)展帶來了爆炸式的算力需求，整個行業(yè)都懵了。晶體管沒法繼續(xù)縮小了，半導(dǎo)體產(chǎn)業(yè)接下來該往哪走，沒人知道答案。

就在全球行業(yè)都束手無策的時候，華為推出的韜定律，直接給行業(yè)遞了一份全新的解題思路。2026年5月華為正式發(fā)布韜定律，直接跳出了摩爾定律的傳統(tǒng)迭代思維，提出用“時間縮微”代替“幾何縮微”的全新發(fā)展邏輯。

說白了，傳統(tǒng)芯片研發(fā)都死磕“把晶體管做更小”，韜定律的核心是“縮短信號延遲、提升運(yùn)行效率”，不再糾結(jié)晶體管的物理尺寸，轉(zhuǎn)而系統(tǒng)性壓縮芯片時間常數(shù)τ，從根源提升芯片的綜合性能。

咱們普通用戶感知芯片性能，本來就不是看晶體管尺寸，看的就是設(shè)備運(yùn)行速度、數(shù)據(jù)處理效率、響應(yīng)延遲這些實際體驗。芯片運(yùn)行過程中，大部分性能損耗不是來自晶體管本身，是電路信號傳輸、數(shù)據(jù)存儲調(diào)取、多模塊通信產(chǎn)生的各類延遲。

華為把所有層級的延遲統(tǒng)一歸納為時間常數(shù)τ，韜定律的核心目標(biāo)，就是通過各類創(chuàng)新技術(shù)持續(xù)壓縮τ的數(shù)值。芯片電路層面最大的延遲瓶頸就是RC延遲，也是制約芯片性能的關(guān)鍵。

R代表電阻，會阻礙電流傳輸，導(dǎo)線越長電阻越大；C代表電容，負(fù)責(zé)儲存電量，會增加信號傳輸?shù)牡却龝r間。傳統(tǒng)二維平面芯片布局里，各類電路模塊都是平鋪排列，遠(yuǎn)距離布線會大幅增加電阻和寄生電容，造成嚴(yán)重的延遲和功耗損耗。

為了解決這個核心問題，華為推出了配套的核心創(chuàng)新技術(shù)，就是邏輯折疊。這個技術(shù)用蓋房子就能講明白，傳統(tǒng)二維芯片就像一片平鋪的平房，各個功能模塊分散排布，模塊之間通信要橫穿整片區(qū)域，信號傳輸距離長，損耗也大。

而邏輯折疊就是把平房改成立體高樓，把原本平鋪的數(shù)字、模擬、存儲電路，垂直堆疊在多層有源層里，把遠(yuǎn)距離橫向傳輸改成近距離縱向傳輸。這種底層架構(gòu)的重構(gòu)，帶來的性能提升是質(zhì)的飛躍。

電路模塊垂直堆疊之后，信號傳輸路徑大幅縮短，布線產(chǎn)生的電阻、寄生電容都顯著降低，RC延遲被精準(zhǔn)壓縮，同時還能有效提升單位面積的晶體管密度。華為公開的實測數(shù)據(jù)顯示，相同制程節(jié)點下，邏輯折疊技術(shù)能實現(xiàn)晶體管密度提升55%，芯片能效提升41%，性能提升相當(dāng)可觀。

很多人好奇華為說的2031年實現(xiàn)等效1.4nm制程水平到底是什么意思，現(xiàn)在半導(dǎo)體行業(yè)說的“幾納米制程”，早就不是單純的晶體管物理尺寸，是包含布線、封裝、架構(gòu)、功耗在內(nèi)的綜合工藝標(biāo)簽。華為說的等效1.4nm，不是靠光刻實現(xiàn)更小的物理尺寸，是靠邏輯折疊的架構(gòu)創(chuàng)新，讓成熟制程芯片的綜合性能、晶體管利用率、能效比，全面對標(biāo)1.4nm先進(jìn)制程的水平。

和傳統(tǒng)后端堆疊技術(shù)比起來，華為邏輯折疊的優(yōu)勢相當(dāng)突出。傳統(tǒng)3D堆疊只是疊加成品芯片，各個芯片的供電、時鐘、接口系統(tǒng)都是相互獨立的，跨芯片通信會產(chǎn)生額外的功耗和熱量，散熱難題一直沒法根治。

而邏輯折疊是單芯片內(nèi)部的電路立體重構(gòu)，省去了跨芯片接口的開銷，熱量分布更集中也更可控，從根源上緩解了先進(jìn)芯片的散熱和功耗難題。

平心而論，韜定律和邏輯折疊技術(shù)的落地普及，確實還要面對不少工程難題。當(dāng)前行業(yè)主流的EDA設(shè)計工具、制造工藝、測試標(biāo)準(zhǔn)，全都是適配二維平面芯片的，立體架構(gòu)落地需要全面重塑整個產(chǎn)業(yè)鏈的工程體系。

垂直堆疊結(jié)構(gòu)的量產(chǎn)良率控制、能耗平衡這些問題，也都需要長期的迭代優(yōu)化。但不可否認(rèn)的是，韜定律打破了全球半導(dǎo)體行業(yè)的固有思維，跳出了依賴光刻機(jī)的制程內(nèi)卷賽道。

摩爾定律觸頂?shù)漠?dāng)下，華為用架構(gòu)創(chuàng)新證明了，芯片性能升級不是只有縮小尺寸這一條路。這套全新的技術(shù)體系，不僅能讓國內(nèi)成熟制程芯片持續(xù)挖掘性能潛力，擺脫先進(jìn)設(shè)備卡脖子的困境，更有望在2031年完成制程跨越，重塑后摩爾時代的全球半導(dǎo)體行業(yè)規(guī)則。

黃仁勛的刻意貶低，反而從側(cè)面印證了華為新技術(shù)的巨大潛力。隨著韜定律持續(xù)落地迭代，國產(chǎn)芯片會持續(xù)縮小和國際頂尖水平的差距，在AI算力、高端消費(fèi)電子這些領(lǐng)域打破海外企業(yè)的壟斷，為中國半導(dǎo)體產(chǎn)業(yè)開辟出一條全新的自主發(fā)展賽道。

參考資料

人民日報 后摩爾時代芯片產(chǎn)業(yè)新突破 華為發(fā)布韜定律開辟發(fā)展新路徑