近日，2026 世界 AI 服務器電源大會順利舉辦，活動匯聚行業前沿力量，邀請 20 余位重磅演講嘉賓到場，圍繞 AI 服務器電源技術、產業趨勢、方案落地等核心方向展開深度分享，輸出滿滿行業干貨，為從業者搭建了高效的技術交流與經驗互通平臺。

相關閱讀：共筑綠電算力｜2026 世界 AI 服務器電源大會圓滿收官

在大會上，Empower Semiconductor 中國區業務總監歐陽盛圍繞 AI 與 HPC 處理器功耗快速攀升、傳統供電架構面臨瓶頸，以及垂直供電、集成穩壓器 IVR 在高密度算力平臺中的應用價值進行了深入分享。

當前AI 算力持續升級，單顆 xPU 功耗正從數百瓦邁向千瓦級，未來多千瓦級處理器也已逐漸進入產業視野。

在這一趨勢下，電源不再只是服務器系統中的配套環節，而是直接影響算力釋放、系統效率、熱設計和整體的關鍵瓶頸。

AI 芯片功耗攀升，供電進入“最后一厘米”挑戰

目前AI 與高性能計算負載正在推動處理器功耗持續上升。

過去客戶對單顆芯片供電電流的需求可能還是 300A、500A、600A，而如今部分客戶提出的供電需求已經來到更高量級，甚至接近萬安級別。

背后的原因在于先進 CMOS 工藝不斷提升晶體管集成度，AI 計算模式又會盡可能拉滿芯片資源，使單位面積內的功耗和電流密度快速提高。

這也帶來了一個核心問題，那就是算力芯片本身在變強，但將電流穩定、高效、低損耗地送到芯片內部卻越來越難。

尤其在 GPU、CPU、AI 加速器等 xPU 周邊，PCB 空間有限，芯片面積和封裝尺寸不斷增大，留給 VRM、電感、MOS、電容以及散熱結構的空間被進一步壓縮。

傳統通過 PCB 橫向走線將大電流送入處理器的方式，已經很難繼續支撐下一代 AI 芯片的電流密度需求。

從系統角度看，供電設計需要同時兼顧 xPU 周期利用率、每個計算周期的耗電、功率密度、轉換效率以及熱性能。也就是說，電源方案的優劣已經不只是影響電源本身效率，而是會進一步影響算力芯片能否持續處于高效工作區間。

瞬態響應成為新瓶頸，高帶寬電源影響算力釋放

除了電流總量提升，AI 芯片供電還面臨更嚴苛的瞬態挑戰。

現代處理器會在極短時間內開啟或關閉大量計算單元，負載電流變化速度大幅提升，負載階躍需求已經達到極高水平，這意味著電源必須在極短時間內完成響應，將輸出電壓穩定回正常工作區間。

如果電源響應速度不足，芯片電壓會出現下跌和恢復過程。

在這一過程中，xPU 可能無法穩定運行在理想工作電壓內，導致部分計算周期被浪費，影響實際有效算力。傳統方案通常需要通過提高供電電壓、增加去耦電容等方式留出裕量，但這會帶來更高功耗、更大熱量和更復雜的板級設計。

Empower 的思路是通過高頻、高帶寬 IVR 來提升電源瞬態響應能力。其DC/DC 產品開關頻率最高可達到 200MHz，相比傳統 DrMOS 或電源模塊常見的數百 kHz 級開關頻率，有數量級提升。

更高的開關頻率和更快的響應速度，使電源能夠更快跟隨負載變化，從而減少電壓跌落時間，讓處理器在更多周期內保持有效工作。

這一價值非常直接，過去要提升芯片算力，往往需要依賴更先進制程或更大規模晶體管集成；而高帶寬電源方案則有機會在同一芯片制程和平臺下，通過減少供電波動帶來的低效時間，提高實際可用算力。

從水平供電到垂直供電，供電架構正在重構

當前AI 處理器供電架構一般有傳統水平供電、背面斜向供電以及現代垂直供電三種路徑。

傳統水平供電方案已經應用多年，成熟度高，供應鏈完善。

其典型結構是將多相 VR、功率器件、電感、電容布置在處理器周邊，再通過 PCB 橫向走線把電流送入芯片封裝。

該方案在過去功耗水平下可以滿足需求，但隨著 AI 芯片電流急劇上升，橫向路徑變長、阻抗增大、分布損耗和帶寬限制問題逐漸突出。

背面斜向供電則是在傳統方案基礎上的改進。

其通過將部分電源模塊放到 PCB 背面，縮短一部分供電路徑，降低部分走線損耗。

但由于仍需要保留大量去耦電容，整體帶寬提升有限，只能緩解損耗問題，難以從根本上解決快速負載響應和高電流密度問題。

現代垂直供電則進一步將電源放置在處理器背面或更靠近芯片的位置，通過垂直通孔把電流直接送入 xPU 底部焊球區域。

這樣可以大幅縮短最高電流路徑，降低 PDN 阻抗和分布損耗，同時提升瞬態響應能力。對于千瓦級 AI 處理器來說，垂直供電已經成為更具潛力的 PCB 級供電方向。

IVR 用高頻集成方案減少電容依賴

在垂直供電路徑中，高速 IVR 的價值不言而喻。

與采用復雜先進封裝和機械疊裝方式的低速垂直供電模塊不同，Empower IVR 通過超高頻開關和高度集成化設計，將原本需要占用大量板級空間的電容、電感等器件進一步小型化，并集成到塑封芯片內部。

具體來說，Empower IVR 采用單芯片方案，整體封裝很薄，便于貼裝在 PCB 背面，也更容易配合散熱結構。

其內部使用硅電容，具備較高帶寬特性，同時電感也實現集成，因此在處理器底部區域可以減少對大量 MLCC 的依賴。

對于當前高算力板卡來說，底部去耦電容數量龐大，既占空間，也增加成本和裝配復雜度。高帶寬 IVR 通過就近響應負載變化，有助于簡化底部電容配置，降低板級設計壓力。

這種方案帶來的另一項好處是局部供電能力增強。每個 IVR 模塊可以在更靠近負載的位置進行調節和響應，不需要電流繞行較長路徑。當負載快速變化時，本地電源即可快速補償，從而減少輸入端額外功率需求，降低下游分布損耗。

降低電壓裕量，帶來效率與算力雙重收益

高帶寬 IVR 的核心優勢在于它可以改變系統電壓裕量的設計方式。

在傳統供電方案中，為了防止瞬態跌落導致芯片失穩，系統往往需要設置更高工作電壓。這樣雖然能夠提高穩定性，但同時也增加了功耗。對于 1000A 級甚至更高電流的平臺而言，哪怕只是幾十毫伏的電壓差，也會轉化為可觀的功耗和熱量。

Empower 的方案通過更快瞬態響應和更低 PDN 阻抗，能夠讓輸出電壓更穩定，從而有機會降低供電電壓裕量。

一方面，這可以直接轉化為能耗節省；另一方面，系統也可以選擇把節省出的功耗預算用于提升芯片運行頻率或計算利用率。換句話說，高帶寬 IVR 既可以服務于節能，也可以服務于性能釋放。

在 AI 數據中心規模不斷擴大的背景下，這類收益會被大規模服務器集群進一步放大。單板、單卡或單顆芯片上的損耗降低，最終會反映到整機柜、整機房乃至整個智算中心的電費、散熱和運維成本中。

散熱與封裝仍是下一階段關鍵

在高功率 AI 平臺中，電源方案必須同時解決電氣性能和熱性能。任何背面供電方案都需要面對散熱問題，包括斜向供電、低速垂直供電和高速垂直供電。

Empower IVR 采用較薄的塑封單芯片形態，便于貼裝和導熱。

以 EP7502 為例，在 PCB 溫度 80℃、散熱器 60℃、DC/DC 損耗 5W 的條件下，最大溫度約為 80.8℃，體現出較好的熱管理能力。

相比部分厚度達到 4mm 至 5mm、重量較大的電源模塊，薄型 IVR 在貼裝到處理器背面時，對 PCB 或基板的機械壓力更小，也更便于與銅散熱片、背面散熱結構配合。

不過，隨著供電繼續向芯片更近位置推進，散熱難度也會進一步增加。

未來可能會出現 Landside 或 Near-Package 供電方式，即將 IVR 放到更靠近 GPU 基板的位置，甚至通過挖空 PCB 或把模塊做到極薄的方式布置在焊球之間。這類方案可以進一步降低損耗、提高帶寬，但會帶來 PCB 工藝復雜度、空間限制和熱設計挑戰。

更遠期的方向則是 In-Package 或 FIVR，也就是將電源更深度地集成到封裝甚至芯片內部。

這在理論上可以獲得最優的 PDN 效果，降低封裝焊球電流密度，并簡化 PCB 設計。

但其挑戰同樣明顯，包括散熱、測試、制造良率和封裝工藝協同等問題。因此，從現實落地節奏來看，現代垂直供電和高帶寬 IVR 更可能成為當前階段的關鍵路徑。

充電頭網總結

從 Empower 的分享可以看到，AI 服務器電源設計正在從“把電做出來”轉向“把電送到位”。

當單顆 xPU 功耗進入千瓦級，大電流在 PCB、封裝和芯片之間傳輸時，路徑損耗、瞬態響應、電壓跌落和散熱都會被放大，傳統水平供電方案已經很難繼續用簡單堆料的方式解決問題。

Empower 提出的高帶寬 IVR 和垂直供電方案，核心價值在于把電源放得更近、響應做得更快、路徑損耗降得更低。

對于 AI 服務器來說，這類方案帶來的不只是電源效率提升，還可能直接影響芯片實際可用算力和整機能耗。隨著 AI 芯片功耗繼續走高，近端供電、垂直供電以及更高集成度的 IVR 方案，預計會成為后續高算力平臺電源設計中繞不開的重要方向。

另外，本次大會所有嘉賓演講內容已完成高清視頻素材整理，各企業專屬演講視頻均已單獨上線發布，直觀呈現各家技術亮點與研發成果，內容兼具實操性與前瞻性，含金量十足！

相關閱讀：大咖云集！2026 AI 服務器電源大會演講干貨匯總上線