上海
閃迪正在推動一場存儲架構的根本性重構——將計算單元與NAND閃存直接鍵合，并將HBM的角色從核心內存降級為輔助層級。
據美國專利商標局公開的專利文件，閃迪提出了一種將多核處理器直接集成于CBA存儲芯片之上的3D堆疊架構，整體封裝于同一中介層之上，HBM則圍繞該堆疊結構分布于周側。這一設計意在同時突破HBM容量天花板與現有高帶寬閃存（HBF）架構在延遲、功耗及系統集成層面的局限。
該專利的曝光表明，閃迪在加速推進HBF量產路線的同時，已在專利層面布局更激進的存儲-計算融合方案，對AI加速器及GPU的內存架構設計路徑具有潛在的深遠影響。
HBM容量瓶頸催生新架構探索
HBM憑借高帶寬優勢成為當前AI芯片的主流內存方案，但其容量限制日益成為制約因素。據科技媒體Wccftech報道，現有HBM解決方案單棧容量通常為32至64GB，難以滿足大規模AI模型對內存容量的持續增長需求。
為此，閃迪此前已推出HBF架構，借鑒HBM的垂直堆疊理念，通過硅通孔（TSV）將多層NAND閃存互聯，形成統一存儲棧。據閃迪披露，HBF單棧容量可擴展至4TB，在帶寬上接近HBM水平，同等成本下容量可達HBM的8至16倍。
然而，NAND閃存在容量優勢之外仍存在固有短板。Wccftech指出，NAND在系統架構中距離計算核心較遠，數據訪問速度慢于基于DRAM的架構，這一結構性劣勢限制了HBF在延遲敏感型工作負載中的適用性。
新專利核心：計算與NAND直接鍵合
閃迪最新專利提出的方案，正是針對上述延遲問題的直接回應。根據專利文件，該設計將一塊基于CBA結構構建的NAND閃存芯片置于計算芯片（如AI加速器或GPU）正下方，實現處理器與NAND的直接物理鍵合。
CBA結構本身將大容量NAND閃存陣列與CMOS邏輯層合二為一，而整個集成堆疊隨后被安裝于中介層之上。HBM芯片棧則附著于該組合堆疊的一側或多側，與NAND層共享同一中介層平臺。
這一架構的關鍵在于重新定義了各類存儲介質的分工邊界：HBM負責處理即時性、高速內存操作，而NAND閃存層則承擔讀寫密集型工作負載及大規模數據存儲任務。據Wccftech報道，在此配置下，HBM仍被集成于系統之中，但其角色已從主導地位轉變為整體存儲-計算層級中的特定功能模塊。
HBF之外的并行布局
值得關注的是，上述專利所呈現的架構方向與閃迪現階段主推的HBF路線并非替代關系，而是并行推進的技術儲備。閃迪目前仍在加速HBF的開發進程，HBF代表著其在近期可落地的高容量存儲方案上的主要商業押注。
新專利所描述的處理器直接鍵合NAND的3D堆疊方案，則指向更長期的架構演進路徑，旨在從根本上縮短計算單元與大容量存儲之間的物理距離，從而在系統層面同時優化帶寬、延遲與能效表現。
對于AI芯片設計商及封裝技術供應鏈而言，閃迪此次專利布局釋放出明確信號：存儲與計算的深度融合正從概念走向具體技術路徑，圍繞中介層封裝平臺的生態競爭或將進一步加劇。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
