當摩爾定律在物理極限前步履蹣跚，華為用一個希臘字母τ，為中國半導體產業開辟了一條全新的突圍路徑。

5月25日，上海國際電路與系統研討會（ISCAS 2026）的聚光燈下，華為公司董事、半導體業務部總裁何庭波拋出了一個希臘字母——τ（tau），并賦予它一個中文名字：“韜定律”。

這一由中國企業首次提出的半導體產業發展新原則，迅速引爆科技圈。根據華為披露的數據，基于該定律，過去六年已成功設計并量產381款芯片。

預計到2031年，基于韜定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。

定律誕生，從“幾何縮微”到“時間縮微”

半導體行業半個多世紀以來一直遵循著摩爾定律前行——通過不斷縮小晶體管尺寸來提升芯片性能。然而，隨著晶體管尺寸逼近物理極限，3納米、2納米、1.4納米……每一代制程的迭代都變得越來越難、越來越貴。

“當摩爾定律跑不動了，接下來怎么辦？”何庭波在演講中提出了這個全球半導體產業共同面臨的難題。

韜定律給出的答案是：以“時間（τ）縮微”替代傳統的“幾何縮微”。在物理學和電子學中，時間常數τ通常用于描述電路中的時間延遲與電阻、電容特性。

該定律的核心突破在于重構了半導體行業沿用50余年的摩爾定律演進范式。技術發展不再局限于縮小器件幾何尺寸以提升晶體管密度，轉而以時間常數τ為核心物理錨點，開展全維度協同優化。

上海交通大學集成電路學院教授周健軍指出，韜定律構建起貫穿器件、電路、芯片到系統層面的多層級協同優化體系。這將強化體系化的能力，而不單是芯片的能力。

技術路徑，邏輯折疊與全棧協同

韜定律并非停留在理論層面，華為已經構建了完整的技術實現路徑。圍繞降低時延、優化數據流、提升互連效率等方向，相關研究已積累多年。

在器件層面，通過優化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數τ。

在電路層面，通過邏輯折疊技術突破傳統平面布局的物理邊界，顯著縮短關鍵路徑的走線長度并有效降低信號傳播的電阻和電容負載，實現晶體管密度和電路性能大幅提升。

在芯片層面，通過“軟件、架構、芯片”的全棧軟硬芯協同設計，基于實際工作負載實現指令流和數據流的細粒度控制，提高系統級并行度和效率，大幅降低端到端執行時間。

在系統層面，定義靈衢總線，重構計算系統互聯協議，實現超節點的統一內存編址和原生內存語義，大幅降低系統通信時延。

華為創新性地提出了“邏輯折疊（LogicFolding）”等核心技術，構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。

實際成果，六年381款芯片的實踐驗證

韜定律早已不是停留在學術層面的PPT。何庭波在演講中披露，過去六年，華為基于韜定律已成功設計和量產381款芯片，廣泛覆蓋千行百業數字化轉型需求。

其中，計劃于2026年秋季推出的麒麟芯片，率先采用邏輯折疊技術，性能大幅提升。華為麒麟2026芯片相比傳統的2D設計芯片，晶體管密度提升53.5%，達到238 MTr/mm2，P核能效提升41%，峰值頻率提升12.7%。

按照韜定律路線，2026年的芯片P核頻率將達到3.1GHz。

清華大學教授吳華強在接受央視財經采訪時表示：華為提出的“韜定律”，是在摩爾定律遭遇發展瓶頸的背景下產生的。該定律以“時間縮微”取代傳統的“幾何縮微”方式，定義了芯片未來的發展路徑。

吳華強教授認為“韜定律”的提出具有非常重要的意義。它從多個層面探討了如何提升芯片性能，既涵蓋最底層的器件層面，也包括電路層面和芯片層面，還上升到了系統層面。

DeepSeek時刻，一個行業的范式轉變

要理解韜定律為何可能成為半導體領域的“DeepSeek時刻”，首先需要明白什么是“DeepSeek時刻”。

2025年初，DeepSeek的崛起沖擊人工智能領域的生態體系。在此之前，數以百萬計的用戶已采用諸如ChatGPT等人工智能，以滿足其在日常工作和生活中的多樣化需求。

DeepSeek以開源的大語言模型、創新的技術路徑、相對較低的研發投入，在全球范圍內引起巨大反響，成為科技界的一大亮點。

DeepSeek的歷史性貢獻在于其推動AI成功跨越杰弗里·摩爾所說的“主流化鴻溝”，也就是第三階段早期大眾主導的，順利實現了決定技術傳播成敗最為關鍵的突破。

這個命名有“裂點感”，在銳聯集團創始人許仲翔看來，DeepSeek具有“標志性意義”，代表市場意識到中國科技產業不再僅僅是代工或復制的角色，而正向原創、底層推理、算法突破等方向進軍。

上海交通大學上海高級金融學院青年研究員石少卿指出，許仲翔提出的“DeepSeek時刻”，標志著全球對中國科技產業從“硬件代工”向“創新引領”角色轉變的深刻認知。

半導體突圍，韜定律的深層意義

韜定律的提出，恰逢中國半導體產業面臨外部技術封鎖的關鍵時期。當美國還在試圖用芯片封鎖困住中國科技發展的腳步時，一場關乎全球算力格局的“反擊戰”已悄然打響。

華為在2025年全連接大會上擲地有聲，一口氣公布多顆芯片，直言要靠超節點技術打造“世界最強”算力支撐。

韜定律的深層意義在于，它代表了中國半導體產業從“跟隨者”到“規則制定者”的角色轉變。過去數十年，全球半導體產業一直遵循摩爾定律，即集成電路上的晶體管數量大約每兩年翻一番。

而韜定律則要求打破這一分工，從算法、軟件、架構到芯片進行一體化的深度協同設計，構建起貫穿器件、電路、芯片直至系統層面的多層級協同優化體系。

如果說美國半導體產業傾向于“制造更好的發動機（芯片）”，那么中國企業的做法便是“重新設計整車系統，讓一臺普通發動機也能跑出賽車速度”。

產業影響，重構全球半導體競爭格局

韜定律的提出，不僅是一個技術路線的創新，更可能重構全球半導體產業的競爭格局。多位受訪的行業人士表示，相較于摩爾定律聚焦芯片單一維度的尺寸迭代，韜定律構建起貫穿器件、電路、芯片到系統層面的多層級協同優化體系。

這將強化體系化的能力，而不單是芯片的能力。

華為自研的HiBL 1.0低成本HBM存儲技術，在Ascend 950PR芯片中實現規模化應用，存儲帶寬較傳統方案提升4倍，成本降低50%，破解了高端存儲“卡脖子”困局。

聯合國內合作伙伴打造的“鯤鵬-昇騰”計算產業集群，已在全國建成12個產業基地，帶動上下游5000余家企業的發展，2025年相關產業規模突破8000億元。

在量子計算領域，華為已構建起從硬件到軟件再到應用的完整布局：硬件端申請離子阱供電、量子操控等多項專利，軟件端推出HiQ量子計算模擬器，可實現169量子比特單振幅模擬，性能優于同類開源工具5-15倍。

開放合作，中國方案的全球視野

面對未來，何庭波表示：“未來一定屬于開放合作。在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。在韜定律的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。”

這一表態體現了中國科技企業的全球視野。韜定律不僅是中國半導體產業的突圍路徑，更是為“后摩爾時代”全球芯片產業提供的“中國方案”。

華為攜手芯華章、華大九天等10家國產EDA領軍企業，正式發布了昇騰AI芯片的全流程設計工具鏈。這項突破標志著我國在AI芯片設計領域首次實現從算法開發到硬件仿真的全環節國產化覆蓋，徹底打破了國外巨頭的長期封鎖。

與此同時，華為在芯片封裝領域也拿出了驚人黑科技。今年5月，它在巴黎ID Forum 2026上展示了自主研發的DoB板上裸片封裝技術：直接將更多的NAND Die封裝到PCB電路板上，繞開傳統TSOP或BGA封裝對芯片數量的限制。

華為韜定律的提出，恰如六年前DeepSeek在AI領域掀起的波瀾。兩者都代表了中國科技從跟隨到引領的轉變，都打破了原有技術路徑的依賴，都開辟了全新的發展范式。

當全球半導體產業在摩爾定律的盡頭徘徊時，華為用τ這個希臘字母，為中國芯片產業點亮了一盞明燈。韜定律能否真正成為半導體領域的“DeepSeek時刻”，不僅取決于技術本身的突破，更取決于整個產業生態的響應與共建。

何庭波在演講最后強調的“開放合作”，或許正是這一中國方案走向全球的關鍵。在時間的縫隙里突圍，中國半導體正在書寫屬于自己的新定律。