在日前舉辦的國際電路系統(tǒng)研討會(huì)ISCAS2026上，華為發(fā)布半導(dǎo)體產(chǎn)業(yè)發(fā)展新原則——韜(τ)定律，跳出了一味縮小晶體管尺寸的傳統(tǒng)方式，依靠技術(shù)創(chuàng)新加快信號(hào)傳播、提升運(yùn)行效率，為半導(dǎo)體行業(yè)持續(xù)演進(jìn)發(fā)展打開了新空間，也為中國制造開辟新路徑提供了有益借鑒。

過去60年，半導(dǎo)體行業(yè)一直在“做小”這條道路上狂奔。半導(dǎo)體行業(yè)有個(gè)著名的摩爾定律，其核心內(nèi)容是：集成電路上可容納的晶體管數(shù)目，約每隔18個(gè)月至24個(gè)月便會(huì)增加1倍，性能也隨之提升1倍。于是，半導(dǎo)體行業(yè)的進(jìn)步被濃縮為一個(gè)詞——納米。納米前面的數(shù)字越小，也就是晶體管做得越小，意味著性能的飛躍。但這條路越來越難走，面臨著物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)，尤其到了3納米以下，性能提升有限，成本反而暴漲，傳統(tǒng)的幾何縮微模式逐漸難以為繼。

韜(τ)定律的本質(zhì)是用“時(shí)間(τ)縮微”替代“幾何縮微”。對(duì)于這一改變打個(gè)比方：就像做三明治，幾何縮微做法是平面設(shè)計(jì)的，即把面包、火腿、生菜、奶酪等所有食材在案板上排成一行，從第一片面包走到最后一片奶酪，距離較遠(yuǎn)。而τ縮微做法是三維集成的，就是把面包放在底層，火腿和生菜疊上一層，奶酪再疊一層，做成一個(gè)三明治，此時(shí)從面包走到奶酪，只需要垂直穿過去，距離大幅縮短。由此可見，幾何縮微是在平面上把東西擠得更密，τ縮微則是通過垂直邏輯折疊，提升晶體管密度。

從摩爾定律到韜(τ)定律，是從空間到時(shí)間，也是從“做小”到“做快”。換個(gè)角度看，摩爾定律為何追求把晶體管做小？晶體管尺寸縮小，開關(guān)運(yùn)轉(zhuǎn)速度就越快；內(nèi)部連線變短，信號(hào)傳輸效率就越快；集成度不斷提高，數(shù)據(jù)流轉(zhuǎn)的路徑與阻礙就更少。晶體管做小的本質(zhì)也是為了壓縮運(yùn)行時(shí)間，讓速度更快。韜(τ)定律或?qū)⒅匦露x芯片性能的評(píng)價(jià)標(biāo)準(zhǔn)，從關(guān)注“多少納米”到“多少時(shí)間”，從器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系成為比拼關(guān)鍵。

華為的實(shí)踐已充分印證了韜(τ)定律的價(jià)值。從麒麟2026的實(shí)測數(shù)據(jù)來看：在同一工藝節(jié)點(diǎn)下，邏輯折疊技術(shù)將晶體管密度提升55%，過去大約需要3年幾何縮微才能實(shí)現(xiàn)；CPU性能核能效提高41%，這對(duì)于功耗管控嚴(yán)苛的智能手機(jī)而言，具備十足的現(xiàn)實(shí)價(jià)值與行業(yè)意義。正是基于該定律，華為過去6年已成功設(shè)計(jì)并量產(chǎn)了381款芯片，預(yù)計(jì)到2031年，華為高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。

韜(τ)定律的背后，是中國制造從“跟隨模仿”到“定義規(guī)則”的創(chuàng)新升級(jí)。過去，我們習(xí)慣在別人劃定的賽道上追趕，一步步縮小差距；如今，面對(duì)外部技術(shù)封鎖和產(chǎn)業(yè)瓶頸，我們開始跳出既定框架，用系統(tǒng)性創(chuàng)新開辟新路徑。這種創(chuàng)新模式，也不僅僅發(fā)生在半導(dǎo)體行業(yè)。從高鐵到新能源汽車，從5G通信到光伏產(chǎn)業(yè)，中國制造的每一次突破，都是跳出慣性思維，基于自身優(yōu)勢的路徑創(chuàng)新，重新定義競爭規(guī)則。

摩爾定律從提出到成為行業(yè)共識(shí)，歷經(jīng)整整10年。技術(shù)突破從來不是單打獨(dú)斗，華為提出韜(τ)定律，離不開全產(chǎn)業(yè)鏈伙伴的攜手探索。放眼未來，行業(yè)挑戰(zhàn)越發(fā)復(fù)雜艱巨，單憑一家企業(yè)難以攻克所有技術(shù)難題。半導(dǎo)體產(chǎn)業(yè)已邁入?yún)f(xié)同創(chuàng)新的新階段，聚力同行、開放協(xié)作，既是半導(dǎo)體行業(yè)破局的必然選擇，也是中國制造邁向高端的必由之路。（作者：黃鑫 來源：經(jīng)濟(jì)日?qǐng)?bào)）