北京
近期，華為提出的半導體全新“韜定律（Tao）”在國內半導體圈引發熱烈討論，這套新技術路線徹底打破了傳統芯片制程迭代邏輯，成為行業關注焦點。該技術主打依托3D堆疊、先進封裝以及架構整合等核心方式，無需依賴EUV極紫外光刻設備，就能有效提升芯片性能與晶體管密度，業界更是預判其未來可實現媲美1.4納米等級的運算能力，這也讓市場持續探討，該技術是否會撼動臺積電長期領跑的先進半導體技術優勢。
針對行業熱議的“韜定律”，NVIDIA（英偉達）首席執行官黃仁勛在近期舉辦的活動上，首度公開受訪回應相關話題。他直言，華為推出的這套技術確實是一次重要的技術突破，具備極高的創新價值。通過晶粒堆疊、混合鍵合等核心技術，華為能夠在不進一步縮小芯片制程的前提下，將芯片晶體管數量提升兩倍、三倍甚至四倍，切實實現了芯片性能的跨越式提升，是一套極具實用性的創新技術方案。
與此同時，黃仁勛也明確表示，華為的這項創新并不會對臺積電構成技術威脅。核心原因在于，晶粒堆疊、3D封裝、混合鍵合等相關先進技術，臺積電早在近十年前就已布局研發、深耕落地，目前相關技術體系已經十分成熟、先進，擁有深厚的技術積累和量產經驗。
據了解，臺積電多年來持續加碼布局CoWoS、SoIC等高端先進封裝技術，不斷迭代優化3D IC、芯粒（Chiplet）系統整合相關工藝，已然成為全球AI GPU、高性能運算芯片量產的核心支撐。目前，英偉達Blackwell、Rubin兩大核心平臺，以及AMD、蘋果等眾多科技企業的高端芯片產品，均高度依賴臺積電的先進封裝技術能力，其行業壁壘和市場優勢十分穩固。
業內分析指出，華為提出“韜定律”，本質上是國內半導體產業在外部技術制裁、EUV設備進口受限的行業背景下，做出的重要戰略轉向。國內產業正式跳出“制程微縮”的傳統發展路徑，全力深耕3D IC堆疊、芯粒整合、系統架構優化等創新方向，以此彌補先進制程領域的發展差距，走出一條差異化、自主化的半導體進階發展道路。
來源：半導體創芯片網
半導體/AI 技術大會
（報名通過 可享免費午餐）
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
