通過調整環路增益(LG)圖中的相關項，可以直觀展示第一部分中的T型網絡代數。這種方式有助于可視化地理解T型網絡的作用。接下來，我們將評估T型網絡對不同輸出散粒噪聲和積分噪聲項的影響。此外，我們將說明TIA與單電源供電的T型網絡配合使用時所需的電路修改。然后，我們將測試T型網絡能否適應要求苛刻的50 MΩ TIA設計，并將所需的反饋電容Cf提升至典型寄生電容值0.2 pF。

使用T型網絡修改LG圖

要對該T型網絡方案進行補償，一種方法是調整第一部分中圖2的原始LG圖的每個部分，包括環路內T型網絡的影響。為獲得圖1所示LG圖，需進行如下調整。

1. 低頻噪聲增益上移至20log(At)。

2. Z1頻率也將向外移動At。

3. 放大器等效的Aol曲線被環路內的T型網絡下移其分壓器的產生增益系數。整個Aol曲線下移20log(At)

4. 由于Z1上移的量與增益帶寬積(GBP)下移的量相同，因此Fo頻率保持不變。

5. 保持巴特沃斯目標（設定P1 = 0.707 × F）o，該頻率未隨著T型網絡的引入而移動。因此，借助T型網絡增益，使用較低的Rf值將會使所需的Cf上移；對于特別棘手的設計，所需電容值或許會落入可實現的范圍。

6. 由1+ Cs/Cf設定的高頻噪聲增益(NG)因At增益而下移，同時放大器Aol曲線也因At而下移，因此Fc頻率處于與無T型網絡的設計相同的位置。

圖1.修改后的LG圖，包含一個環路內T型網絡

將這些LG曲線修改應用于第一部分中圖5的示例，并使用2.78的T型網絡增益，則LG曲線上的關鍵元素調整為：

1. 低頻噪聲增益上升至20log(2.78) = 8.9 dB。

2. Z1(1/2πRfCs)外移至1.63 MHz（無T型網絡的556 kHz放大2.78倍）。

3. 有效GBP下降至1.3 GHz/2.78 = 467 MHz。

4. Z1和GBP(Fo)的幾何平均值保持不變，等于√1.63 MHz × 467 MHz = 27.6 MHz。

5. 將反饋極點設置在相同位置，即0.707 × Fo = 0.707 × 27.6 MHz = 19.5 MHz。

6. 更高的Cf值使高頻NG降至1 + 14.3 pF/1.2 pF = 13。它在相同的Fc頻率Fc = 467 MHz/13 = 35.9 MHz處與較低的GBP曲線相交。T型網絡增益也使最小穩定增益降低至10/2.78 = 3.6，新的NG2 = 13輕松超過該值。

使用T型網絡的總輸出積分噪聲

采用T型網絡時，除了運算放大器的輸入電流噪聲（根據定義，其電阻增益將保持不變），其他所有噪聲項的增益都會發生變化。輸入電壓散粒噪聲經過噪聲增益曲線的放大后到達輸出端；隨后，其帶寬將受到限制，限制因素要么是Fc頻率，要么是噪聲功率帶寬(NPBW)更低的后置濾波器。T型網絡使噪聲增益零點頻率上移，新的位置等于無T型網絡時的零點頻率乘以At。因此，在從低頻到這一新零點頻率的范圍內，系統的增益將從1提升至At。使用T型網絡會增加噪聲，但輸出積分噪聲的這一部分通常是總噪聲的一個非常小的部分，它不會使總噪聲增加超過0.5%。NG曲線的上升段會通過P1積分而引入一個等效散粒噪聲，其大小與原無T型網絡設計的噪聲相同。如果NPBW高于P1頻率（此時NG在由1 + Cs / Cf設定的、現已降低的高頻NG處趨于平坦），則它會被T型網絡增益放大到相同輸出水平，并在P1到Fc區間呈現一致的平坦響應。

在輸出積分噪聲中，更顯著的部分是反饋電阻產生的約翰遜噪聲，它會被T型網絡自動放大。對比分析僅使用簡單Rf電阻的情況和使用T型網絡的情況，可發現該項的散粒噪聲增大了√At倍。Rf噪聲引起的原始散粒噪聲電壓項為：

Rf約翰遜噪聲（無T型網絡）引起的輸出散粒噪聲為：

忽略增益和輸出噪聲中較小的R2項后，采用T型網絡會使Rf降低At倍，但該散粒噪聲會被放大，放大倍數為線性At值。這里顯示了所做的調整，其中Rf’是降低At倍后的Rf值；R2對TIA增益和輸出噪聲的影響非常小，故予以忽略。

從運算放大器輸出端的散粒噪聲角度來看，原始Rf約翰遜噪聲的貢獻增加了√At倍。通常，總等效積分輸出Vo rms的電阻噪聲部分是總噪聲的一小部分；如果是這樣的話，此調整只會使總積分噪聲略微增加。這些方程中的Rf對應原始期望增益。

在示例設計（第一部分的圖5）中，NPBW設置為20 MHz，無T型網絡設計的噪聲主要源于輸入電流噪聲與Rf增益的乘積，該部分占總輸出噪聲功率的86%。采用T型網絡設計時，目標Cf = 1.2 pF，在20 MHz帶寬內，仿真積分噪聲從無T型網絡的330 μV rms增至351 μV rms（僅6%），原因是Rf噪聲貢獻從總噪聲的6%增至15%，這與其在輸出端散粒噪聲中引入的√At乘數有關。

將設計修改為單電源供電

大多數TIA設計在采用單極性輸出二極管工作時一般會用運算放大器在單電源條件下工作。為了實現更快速、更線性的響應，其零輸入時的輸出電壓會設定為略高于負供電軌的電平，以避免輸出級發生飽和。當V+輸入（二極管偏置電壓的一部分）需要實際接地時，最簡單的方法是引入一個小的負電源（例如-0.25 V），以此為輸出級提供足夠的裕量，確保LT6200-10等典型RROUT器件正常運行。

若沒有負電源，可采用圖2所示的修改設計：使用5 V單電源，輸入和輸出偏置到約0.25 V，二極管輸入電流為零。V+輸入端存在失調電壓，為了消除此失調所造成的輸出失調項，必須在T型網絡中R1電阻的下端施加一個相同電壓。標稱條件下的仿真顯示，輸出直流偏置為0.236。為獲得良好的寬帶TIA性能，輸入R1的VBIAS源必須具有低寬帶輸出阻抗和低噪聲特性。考慮使用ADA4899-1對輸入R1的Vbias進行緩沖。

圖2.將設計調整為5 V單電源供電

在+5 V單電源下，圖2設計的小信號交流響應峰值僅為0.25 dB，并在28.8 MHz處開始滾降。這與第一部分圖6中使用±2.5 V分離電源時以電源為中心的響應相比，差異極小。這種相對于平衡供電情況的輕微閉環響應峰化現象，可能是由于內部Aol曲線的微小偏移所致。該0.25 dB峰值對應閉環Q = 0.8，相應的階躍響應預計會出現標稱9%的過沖。

圖3.單電源設計的T型網絡的小信號帶寬(SSBW)

圖4所示為0.25 V至2.25 V、2 MHz輸出方波的波形。過沖幅度超過了預期的9%，這表明在負電源端需要預留一定的裕量，以防止過沖觸及負電源造成信號削波。輕微調整Cf可以降低此過沖。為了減少此過沖，也可以使用任何類型的后置NPBW濾波器。在這些設計中應考慮此方法，以便控制積分噪聲。

圖4.2 MHz、0到100 μA的輸入方波通過一個使用T型網絡的20 kΩ TIA增益電路進行處理

利用JFET輸入器件來應用T型網絡

為了展示該T型網絡技術的應用優勢，我們基于一個100 pF檢波器，并使用單位增益穩定型AD8065 JFET輸入FastFET?器件，實現了一個50 MΩ設計。本文給出的設計方程同樣適用于這款單位增益穩定、67 MHz GBP、超低輸入偏置電流的器件。TIA增益非常高時，最好使用JFET或CMOS輸入，以便消除輸入偏置電流經過反饋電阻所導致的輸出直流失調。簡易設計需要0.1 pF Cf，此值過低，難以實現。若以Rf電阻的0.2 pF寄生電容為目標，則需要圖5所示的T型網絡設計，其中Rf元件從50 MΩ降至25.4 MΩ，相對較低的R1和R2元件提供1.97的At增益。測試仿真結果顯示，巴特沃斯響應的F-3dB確實出現在預期的44 kHz。

請注意，V+輸入到地之間沒有匹配電阻，原因是該JFET輸入器件沒有匹配的輸入偏置電流。最大6 pA的輸入偏置電流(25°C)僅增加6 pA × 50 MΩ = 0.3 mV的輸出失調誤差。25°C時最大1.5 mV的輸入失調電壓則增加1.97 × 1.5 mV = 2.96 mV的輸出失調誤差。對簡易設計進行的仿真顯示，在30 kHz帶寬內，總輸出積分噪聲為732 μV rms（折合到輸入端為14.7 pA rms）。相比之下，采用T型網絡時，噪聲輕微上升至743 μV rms，增幅極小。這是因為在該設計中，主要噪聲項是峰值NG與AD8065的7 nV輸入電壓噪聲的乘積，而增加的噪聲項在引入T型網絡后變化不大。

圖5.針對典型Rf寄生電容0.2 pF的超高Zt設計，需要1.97的T型網絡增益

結語

簡易TIA設計需要一個過低的反饋電容Cf值，導致難以實現。這種情況下，使用T型電阻網絡是一種簡單可行的解決方案。它能提升所需的Cf，同時維持原有的增益和SSBW，不過輸出積分噪聲可能會略有增加。這種簡單方法也可以推廣，用來把所需的Cf精確調整到標準C值，以方便工程實現。務必考慮電阻上的0.20 pF典型寄生電容。T型網絡還能減少V+輸入端偏置電流消除電阻（雙極性輸入運算放大器解決方案常用）所導致的輸入共模電壓偏移。如果使用該偏置電流平衡電阻，請務必為V+輸入端的該電阻添加一個噪聲帶寬限制電容。來源：電子工程世界（EEWorld）