北京
2026年5月25日，2026國際電路與系統研討會在上海召開，華為董事、半導體業務部總裁何庭波發表主旨演講，正式對外發布半導體領域全新理論成果——“韜（τ）定律”。這是中國企業首次在全球半導體產業提出指導性定律，標志著中國在芯片底層理論與技術路線上實現關鍵突破。
韜定律核心在于以“時間縮微”替代傳統“幾何縮微”，跳出依賴物理尺寸微縮的傳統路徑，通過邏輯折疊技術提升晶體管密度與系統整體性能，為后摩爾時代半導體發展開辟新方向。何庭波表示，傳統先進制程逼近物理極限后，繼續縮小線寬面臨成本、良率與技術三重瓶頸，而韜定律提供了不依賴極致工藝即可實現性能躍升的可行方案。
回顧技術攻堅歷程，2020年以來華為攜手產業鏈伙伴推動芯片自主化，讓手機芯片重回市場。2025年麒麟9030Pro發布后，傳統架構性能逼近上限，華為依托韜定律完成技術切換，實現芯片性能階躍式提升。過去六年，基于該理論已成功設計量產381款芯片，覆蓋終端、基站、服務器等多場景，驗證了新路線的可靠性。
按照華為規劃，2026年秋季將推出“麒麟2026”芯片，作為邏輯折疊技術首次商用落地產品，采用雙層自由邏輯設計，晶體管密度大幅提升，實現傳統先進制程難以達成的性能突破。相關創新技術將持續迭代，并逐步應用于2027年及后續量產芯片。
面向中長期，何庭波披露，華為將在2026至2035年持續推進邏輯多層折疊，優化器件、電路、芯片與系統全棧性能，持續提升晶體管密度與工作頻率。預計2031年，基于韜定律的高端芯片可達到等效1.4nm制程水平，長期保持與國際主流路線對標競爭的能力。
韜定律的提出，不僅是華為技術路線的戰略選擇，更是全球半導體產業的理論創新。該路線降低了對極致光刻與制程設備的依賴，為全球芯片產業提供多元化發展路徑，對中國半導體自主可控具有里程碑意義。隨著技術持續落地，華為將以全棧創新推動芯片性能持續升級，重構全球高端芯片競爭格局。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
