來源：市場資訊

（來源：小伊評科技）

今天的熱搜大家應該都看到了，華為公布了其在芯片上的一個路線圖，到2031年，會達到等效1.4nm制程的水平，頻率會達到5.0Ghz。

我看到我的私信很多人已經在問了，我也看到了很多相關科技類報道，但是我相信，大部分人都看不懂說的是個什么意思。（廢話，如果都能聽懂了，芯片不就是白菜了么）

但是，我們是可以通過比較一些大家能夠聽懂的說法來告訴大家，華為大概是怎么做的。

順便也會評估一下今年9月份麒麟9040（9050或者麒麟2026，名字未定）能夠達到一個什么水平。

想要看懂，本文，大家一定要先知道，芯片到底是怎么工作的。

首先，大家都知道，芯片里面有一個東西叫做晶體管，這是芯片最小的計算單位。

然后咱們看發(fā)布會上的時候都會說，工藝提升XXX，然后晶體管密度提升XXX對吧，晶體管達到XXX。

對于硅基半導體芯片來說，一款芯片的性能確實可以和晶體管的數(shù)量直接劃等號。（并不是唯一指標，但是是核心指標）

比如，麒麟9000的晶體管達到了153億個，

而前一代麒麟990芯片的晶體管數(shù)量就只有103億。

那么晶體管是什么呢？這是大家看懂本文、了解芯片運作原理的一個重點。

那么通俗來講，你就可以把晶體管當做是咱們熟悉的“電路開關”，沒錯就和家里控制電燈的開關是一樣的。

開關大家都知道吧，只有兩個狀態(tài)——開和關，對應的就是1和0，而1和0就是二進制的核心。

給大家舉一個通俗的例子吧。假設你現(xiàn)在要讓電腦顯示一個中國的“中”字，那么計算機是怎么執(zhí)行的呢？

CPU是不可能識別漢字的（英文也不行），但是通過編譯器，就可以把“中”字解碼為二進制的一串字符串——“0100111000101101”。

這個時候，由一個一個的晶體管組成的各種邏輯門就會通過開和關的方式，來輸出這個命令。

然后CPU再把這串命令通過金屬線——>緩存 ——>內存然后傳遞給GPU，由GPU在屏幕上控制像素點進行顯示。

這下大家知道為啥晶體管越多，芯片的性能越強了吧？因為晶體管越多就等于人越多啊，人越多，能干的事就越多，能夠同一時間處理的信息量也就越多。

理解了這個之后，大家應該就知道工藝提升的本質是什么了，本質上就是為了降低每一個晶體管的“體積”，從而讓相同的芯片面積下容納更多的晶體管數(shù)量。

這就是傳統(tǒng)芯片工藝升級的一個核心，技術很復雜，但是原理其實很簡單。

然而，隨著工藝不斷的提升，晶體管的體積不斷的縮小，縮小到只有幾十個硅原子寬的時候，他對于電子的控制力就會大幅的下降。

也就是關不住電了，就算給開關關了，電子還是跑得過去。學術上就叫“量子隧穿”。

而且，在芯片的生產環(huán)節(jié)上，工藝的進化也會導致生產芯片的光刻機的復雜程度大幅提升。

這玩意目前來看是無解的，因為這已經是物理層面的限制了。

所以，芯片為啥越來越貴，但是性能提升確總體越來越小，就是這個原因。

大家要知道，現(xiàn)在的芯片的峰值性能都是靠頻率拉上去的，現(xiàn)如今手機的動態(tài)峰值功耗早就已經超過了大家都熟悉的一代火龍驍龍810了。

至于為啥感受不到，一方面是中低頻能效比提升很多，其次就是因為手機散熱的大幅進化。

現(xiàn)在手機這套靜態(tài)被動散熱的設計已經是到頭了，VC均熱板都用上那么大一塊了....

饒是如此，現(xiàn)階段的手機散熱依舊是有點不夠用的，于是乎大家就能看到了，各種主動散熱就來了。

那么既然工藝提升所帶來的性能提升已經到頂了，怎么解決呢？3D堆疊。

什么意思呢，傳統(tǒng)的芯片，大家可以理解為都是2D平面的，一個一個的晶體管都是在一個平面上的。

所以芯片的面積就決定了晶體管的數(shù)量，而想要在相同的面積下堆疊更多的晶體管，就只能提升工藝。

這就是前文我們講到的東西。

那么3D堆疊設計是什么呢？目前行業(yè)內比較簡單粗暴的做法就是——設計兩個2D的芯片，然后把他們簡單粗暴的堆疊起來，通過TSV（硅通孔）的方式進行信息的互通。

這樣不就可以在相同水平面積下提高集體管的數(shù)量了么同時還能大幅提高帶寬，然后就能提高性能了。

比如咱們現(xiàn)在最常見的HBM內存采用的就是這么個技術。芯片只是厚度提升了，面積沒有提升，厚度這玩意距離觸頂還早著呢。

但是這玩意有沒有弊端呢？當然有了，一方面就是貴，一方面就是散熱差，而這兩個對于手機芯片來說都是不可接受的。

因為這都是在生產環(huán)節(jié)所不能避免的。

這玩意說白了就是假3D，本質還是2D思維的芯片設計方式，在封裝工藝上用3D做包裝了。

那么華為是怎么做到的呢？很簡單，華為做的是“真3D”（Monolithic 3D IC存疑，因為不掌握其他數(shù)據(jù)）的芯片設計，也就是從芯片的設計之處采用的就不再是2D的思路，而是完全通過3D的思維來構建。

如下圖所示，這是華為方提供的論文：

其中有一個非常重要的話：

“移動系統(tǒng)級芯片采用邏輯折疊技術，將數(shù)字、模擬與存儲電路分層垂直堆疊排布，在現(xiàn)有制程不變的前提下，晶體管密度躍升 55%，能效提升 41%；”

簡單來說，就是以后的芯片設計不再是兩個2D芯片的橋接了，而是直接就是采用3D的結構進行設計。

所以，既然是3D的，那么其晶體管的數(shù)量提升幅度自然就比傳統(tǒng)2D芯片要強的多了。

但是大家需要注意，華為并未提及頻率，只是在強調“晶體管的數(shù)量”。

根據(jù)華為的話說，要到2031年，頻率才能達到5.0Ghz。

作為對比，當下驍龍8 Elite Gen 5的頻率就達到了4.64Ghz，而下一代驍龍8 Elite Gen 6Pro大概率會達到5.0Ghz的。

所以，高頻能效是不是依舊是短板，我們暫時還不得而知。

另外大家需要注意，華為這個技術是需要芯片設計廠商和芯片生產的廠家進行密切的配合的。

另外，大家一定要明白——Monolithic 3D IC這個概念也不是華為首創(chuàng)的，早在上世紀80年代就已經提出了，因為大家都知道，2D芯片設計是存在設計極限的。

但是華為受制于工藝的限制，確實在這條路上相比其他IC企業(yè)會走的更堅決，而且更容易出成果。

比如根據(jù)華為的話說：“基于韜(τ)定律，華為已成功設計并量產了381款芯片，廣泛覆蓋了千行百業(yè)的需求”

簡單來說，基于這套理論，華為已經量產了381款芯片了，已經走出了一條比較通暢的商業(yè)邏輯了。

這才是華為最大的價值所在。