北京
ISCAS 2026研討會上，華為董事何庭波扔下一組硬核數(shù)字：秋季發(fā)布的麒麟新芯片用上LogicFolding技術，晶體管密度沖到238 MTr/mm2，比傳統(tǒng)2D設計高53.5%。P核能效提升41%，峰值頻率3.1GHz——這是麒麟首次突破3GHz門檻。
對比更直觀：麒麟9030 Pro的2.75GHz基礎上再拔12.7%，剛好卡進3.1GHz。華為還給出了遠期路線圖——2031年晶體管密度400+MTr/mm2、主頻5.0GHz，按τ定律穩(wěn)步推進。
LogicFolding是什么？簡單說就是把邏輯電路"折疊"堆疊，在有限面積里塞更多晶體管。這不是第一個吃螃蟹的（臺積電、英特爾早有類似探索），但華為選擇在今年秋季量產(chǎn)落地，時間點選得微妙。
3GHz對手機芯片是個心理關口。日常體驗未必感知明顯，但峰值性能釋放、瞬時負載響應，多出來的幾百MHz就是底氣。更關鍵的是能效提升41%——高頻不燙手，比單純跑分實在。
何庭波的PPT還藏了個信號：華為半導體業(yè)務正在從"能用"轉(zhuǎn)向"敢秀參數(shù)"。晶體管密度、主頻路線圖公開亮相學術會議，這種技術透明度的變化，本身比數(shù)字更值得玩味。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
閱微札記
