北京
華為公布Tau縮放定律，聲稱即便面臨美國制裁，也已找到實現(xiàn)1.4納米等效芯片密度的路徑。
華為表示計劃在未來五年內(nèi)實現(xiàn)相當(dāng)于1.4納米芯片工藝的晶體管密度，并闡述了一種旨在突破美國出口管制限制的半導(dǎo)體開發(fā)新方法。
這家中國科技巨頭在周一于上海舉行的一場半導(dǎo)體研討會上公布了這一戰(zhàn)略。據(jù)報道，該公司稱未來的高端芯片將依賴其命名為“Tau縮放定律”的框架，該框架關(guān)注的是如何提升數(shù)據(jù)與信號在芯片及計算系統(tǒng)中流動的速度，而非單純依賴縮小晶體管。
這一消息發(fā)布之際，中國正大力推動減少對外國半導(dǎo)體技術(shù)的依賴。美國制裁已限制了中國企業(yè)獲取先進(jìn)芯片制造設(shè)備，尤其是用于生產(chǎn)全球最尖端芯片的極紫外光刻工具。
華為并未提供獨立的性能數(shù)據(jù)來佐證其說法。但該公司表示，這一方法或能在2031年前使芯片達(dá)到與1.4納米工藝相當(dāng)?shù)木w管密度，該水平預(yù)計將接近本十年末全球半導(dǎo)體制造的最前沿。
超越晶體管微縮
半導(dǎo)體行業(yè)長期依賴摩爾定律，即芯片上的晶體管數(shù)量大約每兩年翻一番。但隨著組件尺寸逼近原子級，進(jìn)一步微縮已變得越來越困難且成本高昂。
華為提出的Tau縮放定律，將關(guān)注點從晶體管尺寸轉(zhuǎn)向系統(tǒng)級效率。該公司不再只專注于在硅片上塞入更多晶體管，而是力求縮短互連距離、降低延遲并改善芯片內(nèi)的數(shù)據(jù)移動。
“華為所提出的是從傳統(tǒng)節(jié)點驅(qū)動微縮向系統(tǒng)級效率提升的轉(zhuǎn)變，”O(jiān)mdia半導(dǎo)體研究總監(jiān)何暉表示，“與其僅僅依賴更小的晶體管，公司正著力于縮短互連、降低延遲并改善芯片內(nèi)部的數(shù)據(jù)移動，這在先進(jìn)光刻受限的情況下，是釋放更多性能的可靠途徑。”
華為表示，其首款基于Tau縮放架構(gòu)（稱為LogicFolding）的麒麟智能手機芯片將在今年晚些時候推出。據(jù)該公司稱，這一設(shè)計縮短了芯片內(nèi)部布線，并顯著提升性能。
公司還計劃到2030年將LogicFolding技術(shù)部署至其昇騰AI處理器及大規(guī)模AI計算集群中。
AI競賽催生緊迫感
這一動作反映出AI硬件在中國科技雄心中的日益重要性。由于限制措施使中國企業(yè)難以獲取英偉達(dá)最先進(jìn)的AI芯片，華為的昇騰處理器已成為關(guān)鍵的國產(chǎn)替代方案。
華為稱，其芯片部門在過去六年里運用Tau縮放相關(guān)理念，已設(shè)計并量產(chǎn)了381款芯片，這些芯片廣泛應(yīng)用于智能手機、AI計算及其他行業(yè)。
自2019年被列入美國貿(mào)易黑名單以來，華為的半導(dǎo)體業(yè)務(wù)變得愈發(fā)重要。受限制后，華為加速了在關(guān)鍵技術(shù)上的國產(chǎn)替代研發(fā)努力。
盡管目標(biāo)宏大，行業(yè)分析師提醒稱，重大挑戰(zhàn)依然存在。先進(jìn)的芯片設(shè)計工具、熱管理、能效和大規(guī)模系統(tǒng)集成仍是面臨的障礙。
“成本、功耗、散熱與系統(tǒng)集成依然是主要挑戰(zhàn)，對云AI服務(wù)器尤其如此，”Counterpoint Research副總監(jiān)Brady Wang表示。
華為芯片業(yè)務(wù)負(fù)責(zé)人何庭波承認(rèn)存在障礙，但對公司的長遠(yuǎn)前景仍充滿信心。
“在各種限制條件下，我們已經(jīng)找到了一些相當(dāng)不錯的解決方案……我可以自信地說，未來十年，我們在移動計算和AI計算領(lǐng)域的解決方案將極具競爭力。”
如果朋友們喜歡，敬請關(guān)注“知新了了”！
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
