今天，華為又刷屏了。

5月25日，2026國際電路與系統(tǒng)研討會（ISCAS）在上海舉行。在會上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表了題為《半導(dǎo)體新路徑探索與實踐》的主旨演講，并正式提出了一個全新的半導(dǎo)體領(lǐng)域定律——“韜（τ）定律”。

何庭波

半導(dǎo)體領(lǐng)域，大家最耳熟能詳?shù)氖悄柖桑矗杭呻娐分锌扇菁{的晶體管數(shù)目，約每隔18個月便增加一倍，性能亦提升一倍。

華為這次提出“韜定律”，到底有什么特別？它會取代摩爾定律嗎？

█什么是“韜（τ）”？

韜（τ），是時間常數(shù)的符號。它是物理學(xué)和工程學(xué)中的一個重要參數(shù)，用于描述系統(tǒng)對輸入信號或擾動的響應(yīng)速度。

例如，在RC（電阻-電容）電路中，τ=R×C，表示電壓電流衰減至1/e（≈36.8%）所需的時間，單位為秒。在RL（電阻-電感）電路中，τ=L/R，表示電感電流衰減至1/e（≈36.8%）所需的時間。

在熱學(xué)里，熱電偶的時間常數(shù)τ，是指采用集總參數(shù)法分析時，物體過余溫度降到初始過余溫度的36.8%所需要的時間。

所以，我們可以看出，韜（τ）可以用來衡量響應(yīng)速度的快慢、信號衰減的速度、數(shù)值動態(tài)變化的過程。韜（τ）越小，系統(tǒng)響應(yīng)越快，或者衰減越快，慣性越弱。

█“韜（τ）定律”是什么意思？

華為的“韜（τ）定律”，指出：

以“時間縮微”替代“幾何縮微”，以系統(tǒng)性降低時間常數(shù)（τ）為目標(biāo)，通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號傳播時延，不斷提升晶體管密度，實現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進。

這里的“韜（τ）”，并沒有具體的物理公式，而是隱喻性/目標(biāo)性術(shù)語（借用了這個概念）。它的時間，主要指的是信號傳播時延（例如信號在芯片內(nèi)部的傳播時延、信號在芯片與芯片之間的傳播總時延）。

搞過通信的同學(xué)都知道，數(shù)據(jù)傳輸過程中，除了速率帶寬之外，時延也很重要。時延越低，整個系統(tǒng)的反應(yīng)速度就越快，整體的節(jié)奏也就越快。

在芯片里，有一個時鐘頻率的概念。例如CPU，就經(jīng)常會說主頻多少GHz之類。芯片的時鐘頻率，本質(zhì)就是單位時間內(nèi)芯片能夠完成多少次基礎(chǔ)操作。

一直以來，半導(dǎo)體領(lǐng)域所遵循的摩爾定律，屬于“幾何縮微”。也就是說，通過半導(dǎo)體工藝的不斷升級，將晶體管尺寸不斷縮小，從而在單位面積上集成更多晶體管，從而實現(xiàn)算力的增強。

晶圓上的芯片晶粒

但是，目前，半導(dǎo)體工藝制程已推進至3納米、2納米，甚至1.4納米。晶體管尺寸已逼近原子尺度，物理極限與制造工藝都走進了瓶頸，成本方面也面臨巨大挑戰(zhàn)。

所以，業(yè)界普遍認為，摩爾定律已經(jīng)逼近終結(jié)，很可能會失效。

華為提出“韜（τ）定律”，顯然是為了跨越傳統(tǒng)工藝路徑的局限，探索出一條新的可持續(xù)演進路線。

“韜（τ）定律”聚焦于“時間縮微”，通過重構(gòu)互連架構(gòu)、優(yōu)化信號路徑、引入新型封裝與光電協(xié)同等手段，直接降低信號在晶體管之間、芯粒之間乃至芯片之間的傳播耗時，從而在不單純依賴晶體管尺寸縮小的前提下，實現(xiàn)更高效的指令執(zhí)行與數(shù)據(jù)吞吐。

舉例來說，就是工廠車間工人的手速已經(jīng)達到極致了，想要提升整個工廠的生產(chǎn)效率，不能再靠單個工人提升手速，而要轉(zhuǎn)向優(yōu)化整個產(chǎn)線的協(xié)作節(jié)奏——比如縮短工人之間的距離、改用更高效的通信方式、甚至重構(gòu)產(chǎn)線布局——讓關(guān)鍵工序更靠近、信息流更直接、響應(yīng)更及時。

這樣一來， 整個產(chǎn)線的協(xié)同效率就越高、產(chǎn)量就越大。

華為去年推出昇騰384超節(jié)點（多芯片集群），其實已經(jīng)體現(xiàn)了這個邏輯思想。任正非提出的“用數(shù)學(xué)補物理、用非摩爾補摩爾、用群計算補單芯片”，就是站在宏觀的角度，通過加強協(xié)作，來打破單點能力的瓶頸，實現(xiàn)整體效率的提升。

對于單芯片來說，“韜（τ）定律”壓縮信號傳播時延的目標(biāo)，恰好和提升時鐘頻率、加快芯片運行節(jié)奏的方向高度契合。信號時延越小，芯片就可以在更短的時間內(nèi)完成完整的信號交互，也就能夠支撐更高的時鐘頻率，最終讓整個芯片的處理效率得到提升。

縮短信號傳播路徑，也可以增加緊湊布局的可行性，減少冗余布線與寄生電容，進一步降低功耗與發(fā)熱。

在研討會上，何庭波提到：“基于該定律（韜定律），華為過去六年已成功設(shè)計并量產(chǎn)了381款芯片。今年秋季，華為將發(fā)布新的麒麟手機芯片，完整采用邏輯折疊技術(shù)，大幅提升相關(guān)性能。”……“預(yù)計到2031年，基于韜(τ)定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。”

她提到的新麒麟芯片，很可能就是傳聞中的“麒麟2026”手機芯片。邏輯折疊（LogicFolding）技術(shù)暫時還沒有透露細節(jié)，初步估計是單層擴展為雙層（甚至將來的多層），縮短元件之間的邏輯距離，壓縮信號傳播時延，進而提升芯片性能。

█結(jié)語

總而言之，“韜（τ）定律”是華為根據(jù)自身多年行業(yè)經(jīng)驗和探索，總結(jié)出來的一個預(yù)測或者說設(shè)想。它確實跳出了傳統(tǒng)的思維框架，具有鮮明的工程實踐導(dǎo)向和前瞻性技術(shù)判斷。

小棗君認為，從理論上來看，這條路是可行的。貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系，肯定比單純的物理工藝極致挖潛更有前景。

但是我說的也不算。定律是否能夠成為定律，要通過時間和實踐來證明，也要看行業(yè)是否認可。

華為作為中國企業(yè)，能夠大膽提出引領(lǐng)性的定律，彰顯出他們的自信。無論最終是否成功，我們都應(yīng)該鼓勵和支持。

最近這些年，在高鐵、電力、新能源、汽車、盾構(gòu)機等各個領(lǐng)域，中國科技力量都在全面崛起，從跟隨走向引領(lǐng)。相信會有更多的中國企業(yè)加強基礎(chǔ)研究，提出自己的行業(yè)定律，走出一條屬于中國科技的原創(chuàng)創(chuàng)新之路。

在人類科技和文明的未來發(fā)展歷程中，一定會有更多來自中國的鮮明印記。