江蘇
2026 RISC-V 歐洲峰會正在意大利博洛尼亞會議中心舉行。會議期間，阿里巴巴達摩院高級技術專家張楓雪代表團隊分享了 CPU 負載計數器（Sscpuutil）架構提案。該提案由她與寇博華共同提出，聚焦操作系統調度與能效優化。
隨著 RISC-V 在終端、服務器和高性能計算等場景不斷拓展，平臺啟動、運行管理與低功耗控制等基礎能力的持續完善，正成為支撐其規模化落地的重要前提。玄鐵團隊在 RISC-V 平臺基礎能力與能效管理領域持續深耕，先后在 2025 年歐洲、中國及北美 RISC-V 峰會上分享了相關實踐。從基于 UEFI 打通高性能操作系統引導路徑，到依托 SBI 接口實現系統級待機（System Standby），再到完成 S3/S4 休眠態的商用落地并適配如意 BOOK 等終端產品，團隊逐步構建起覆蓋平臺啟動、系統待機到低功耗運行的全棧能力體系。這不僅完善了 RISC-V 在主流計算場景下的基礎軟件與能效管理生態，也為后續探索更精細的動態能效優化提供了重要支撐。
在本次歐洲峰會上，團隊進一步聚焦 DVFS 場景下的利用率估算失真問題，提出在 RISC-V 架構中引入兩個專用的 64 位只讀硬件計數器，使操作系統能夠直接讀取低時延的真實負載信息，從而實現兼顧高性能與高能效的系統優化。面向頻率感知調度與負載歸一化，ARM 和 x86 等成熟架構已長期采用相關硬件計量能力，并在操作系統能效優化中得到廣泛驗證。玄鐵此次率先在全球 RISC-V 生態中提出雙硬件計數器架構提案，為后續在 RISC-V 平臺上沿用此類機制、補齊頻率不變性支持能力提供了新的架構思路與探索方向。
阿里巴巴達摩院高級技術專家張楓雪在 2026 RISC-V 歐洲峰會 Tech Talk 環節介紹狀態敏感計數器的設計思路與應用價值。
提案概要
隨著 RISC-V 在服務器、終端和高性能計算等場景持續落地，操作系統調度器對 CPU 實際計算能力的感知越來越重要。現有通用計量方式難以準確反映動態頻率變化下的真實負載，容易導致 Linux 內核 PELT（每個實體負載跟蹤）算法中的利用率指標失真，影響任務放置、頻率選擇和整體能效表現。
為解決這一問題，玄鐵提出引入CPU 負載計數器（Sscpuutil）架構方案。該方案由兩個專用的 64 位只讀硬件計數器構成，其中 mcorecyc 記錄 CPU 活躍狀態下的實際物理周期，macttime 在固定參考頻率下記錄活躍時間，兩者在 CPU 空閑時自動暫停。通過區分“實際運行周期”與“參考時間”兩個維度，操作系統在 supervisor 模式下通過純寄存器讀取，即低延時、無 trp 地計算出實時運行頻率與歸一化利用率，填補了 RISC-V 架構在 PELT 頻率不變性（FIE）支持上的空白。
基于 8 核玄鐵 C950 處理器的實硅測試表明，在運行混合負載時，其使頻率不變性（FIE）調度更精準，實現約 63% 的系統能耗降低，且性能損耗低于 1%。憑借極小的硬件開銷與零內核接口變更，整套設計實現了高效、兼容的系統能效優化。
歡迎預約峰會專題系列直播《Agentic AI 與下一代智算設計范式：趨勢、實踐與玄鐵洞見分享》，玄鐵團隊將與您分享來自 2026 RISC-V 歐洲峰會的一線技術觀察與實踐。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
