山東
IT之家 7 月 1 日消息，據 X 平臺博主 @jukan05 消息，三星電子在率先實現第六代高帶寬內存（HBM4）量產后，如今在第七代產品 HBM4E 以及下一代 DRAM 的研發上也取得了顯著進展。三星電子首席技術官（CTO）兼半導體研發中心社長 Song Jai Hyuk 在近日的一場內部高管簡報會上表示，HBM4E 的可靠性測試良率（合格品率）已提升至 70% 以上；同時，下一代 10 納米級第七代（D1d）DRAM 工藝相比競爭對手已占據優勢。
Song Jai Hyuk 在 6 月 30 日舉行的設備解決方案（DS）部門內部高管簡報會上透露：“HBM4E 的可靠性測試良率已提升至 70% 以上。”行業普遍將 80% 或更高的良率視為“成熟良率”階段，即工藝被認為已穩定的水平。考慮到 HBM4E 目前仍處于可靠性測試階段，突破 70% 這一水平表明其研發已步入穩定軌道。
IT之家注意到，今年 2 月，三星電子在業內率先開始量產出貨 HBM4。隨后于 5 月 29 日，三星公布了 12 層堆疊 HBM4E 產品的詳細技術規格，并向主要客戶送樣。HBM4 將搭載于英偉達今年下半年推出的 AI 加速器 Vera Rubin 上；而作為其升級版的 HBM4E，則計劃用于英偉達明年推出的 Vera Rubin Ultra 等下一代 AI 加速器。隨著主要客戶的樣品評估工作順利推進，業內認為三星面向量產的研發工作進展順利。
與此同時，下一代 DRAM 的工藝研發據稱也進展順利。Song Jai Hyuk 評估認為，D1d 工藝的技術競爭力已領先于競爭對手，并透露目前正以今年 11 月通過“生產準備就緒審批（PRA）”為目標加緊研發。PRA 是產品出貨前進行的最后一輪內部質量評估，通過全面驗證良率、性能和生產率來判斷是否具備量產可行性。一旦通過，即可全面轉入量產體系。
值得注意的是，D1d 是三星電子計劃從下一代 HBM5（第八代）開始采用的核心 DRAM 工藝。業界預測，如果 D1d 的研發能按計劃推進，不僅會利好下一代 DRAM 自身，還將對 HBM5 及后續產品的競爭力產生積極的拉動效應。隨著 HBM4E 的研發成果與 D1d 工藝的逐步穩定，外界普遍認為，三星電子在下一代 AI 內存賽道中的技術競爭力將得到進一步鞏固。
不過在簡報會后，三星研發（R&D）部門內部也出現了一些針對研發人員職責和薪酬結構的抱怨。據稱，有員工提出，公司需要更積極地認可研發部門的貢獻。此前，三星電子勞資雙方同意為 DS 部門設立“特殊經營績效獎金”，資金來源于業務利潤（營業利潤）的 10.5%。然而，即便同樣身處 DS 部門，內存業務部與包括研發中心在內的公用部門，以及非內存（系統 LSI 和晶圓代工）業務部之間的獎金差距依然巨大，要求改善薪酬結構的呼聲正在日益高漲。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
