《科創(chuàng)板日報(bào)》5月25日訊（記者 黃心怡）今日，在電氣電子工程師學(xué)會(huì)（IEEE）舉辦的國際電路系統(tǒng)研討會(huì)ISCAS 2026上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表題為“半導(dǎo)體新路徑探索與實(shí)踐”的主旨演講，發(fā)表了指導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的新原則——韜(τ)定律。

韜(τ)定律提出以“時(shí)間(τ)縮微”替代“幾何縮微”作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)原則。其目標(biāo)是以系統(tǒng)性降低時(shí)間常數(shù)τ為核心，通過邏輯折疊（Logic Folding）等技術(shù)，持續(xù)壓縮芯片內(nèi)部的信號傳播時(shí)延，從而不斷提升晶體管密度，實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。

近年來，主導(dǎo)半導(dǎo)體產(chǎn)業(yè)半個(gè)多世紀(jì)的摩爾定律正面臨嚴(yán)峻的物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)。面對晶體管幾何縮微放緩，晶體管成本紅利消退等發(fā)展困境，如何跨越傳統(tǒng)工藝路徑的局限，探索出一條全新的可持續(xù)演進(jìn)路線，以滿足當(dāng)下呈指數(shù)級攀升的計(jì)算性能需求，已成為全球半導(dǎo)體行業(yè)亟待攻克的共同難題。而華為認(rèn)為，韜(τ)定律是解決該難題的有效路徑。

據(jù)介紹，韜(τ)定律所涉及的“邏輯折疊(LogicFolding)”等技術(shù)，構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級體系。

其中，在器件層面，通過優(yōu)化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時(shí)間常數(shù)τ。

在電路層面，通過邏輯折疊技術(shù)突破傳統(tǒng)平面布局的物理邊界，顯著縮短關(guān)鍵路徑的走線長度并有效降低信號傳播的電阻和電容負(fù)載，實(shí)現(xiàn)晶體管密度和電路性能大幅提升。

在芯片層面，通過“軟件、架構(gòu)、芯片”的全棧軟硬芯協(xié)同設(shè)計(jì)，基于實(shí)際工作負(fù)載實(shí)現(xiàn)指令流和數(shù)據(jù)流的細(xì)粒度控制，提高系統(tǒng)級并行度和效率，大幅降低端到端執(zhí)行時(shí)間。

在系統(tǒng)層面，定義靈衢總線，重構(gòu)計(jì)算系統(tǒng)互聯(lián)協(xié)議，實(shí)現(xiàn)超節(jié)點(diǎn)的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，大幅降低系統(tǒng)通信時(shí)延。

用一句話來總結(jié)這套體系，可以理解為：在晶體管密度受限的情況下，基于“韜（τ）定律”，從底層器件到頂層系統(tǒng)，優(yōu)化、縮短信號傳輸和處理的時(shí)間，來優(yōu)化芯片的性能，提升能效。

在此次主旨演講中，何庭波講解了華為如何把韜(τ)定律應(yīng)用到智能手機(jī)和AI計(jì)算領(lǐng)域的實(shí)踐。基于韜(τ)定律，華為已設(shè)計(jì)并量產(chǎn)了381款芯片。

其中，將于2026年秋季面世的麒麟芯片，率先采用了邏輯折疊技術(shù)，性能大幅提升。預(yù)計(jì)到2031年，基于韜(τ)定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。

華為提出“韜定律”，正值半導(dǎo)體行業(yè)長期奉行的“摩爾定律”逐步失效的關(guān)鍵轉(zhuǎn)折期。

1965年，英特爾聯(lián)合創(chuàng)始人戈登·摩爾基于1958年至1965年的集成電路發(fā)展數(shù)據(jù)發(fā)現(xiàn)，芯片上的晶體管等元器件數(shù)量每年翻倍。他據(jù)此預(yù)判這一高速增長趨勢將持續(xù)十年，這一觀察后來被業(yè)界稱為“摩爾定律”。隨著半導(dǎo)體產(chǎn)業(yè)快速迭代，1975年摩爾將翻倍周期修正為兩年。此后，結(jié)合芯片性能與運(yùn)行頻率的綜合提升節(jié)奏，行業(yè)逐步衍生出18個(gè)月的通用迭代周期，成為此后數(shù)十年半導(dǎo)體產(chǎn)業(yè)發(fā)展的核心參照標(biāo)準(zhǔn)。

然而，隨著晶體管微縮技術(shù)逼近物理極限，摩爾定律的驅(qū)動(dòng)力明顯減弱。行業(yè)開始轉(zhuǎn)向全新的芯片架構(gòu)、3D封裝、Chiplet（芯粒）等技術(shù)，以繼續(xù)提升晶體管密度與芯片性能。在此過程中，多家行業(yè)領(lǐng)軍者也提出了各自的新定律。其中，英偉達(dá)CEO黃仁勛提出的“黃氏定律”（Huang's Law）廣為流傳：AI芯片的算力性能每十年提升1000倍，其增速遠(yuǎn)超傳統(tǒng)摩爾定律。

在摩爾定律退潮、新老定律競逐的產(chǎn)業(yè)變局中，韜定律能否真正成為后摩爾時(shí)代的主流范式，仍有待市場和產(chǎn)業(yè)鏈的長期檢驗(yàn)。但華為以規(guī)模化落地成果主動(dòng)參與規(guī)則定義，無疑為全球半導(dǎo)體行業(yè)提供了一條值得關(guān)注的中國路徑。