隨著 AI 芯片尺寸持續快速增大，一個棘手的形狀悖論日漸凸顯：高端算力芯片趨向大尺寸、方正形態，而作為載體的封裝基板，卻始終沿用傳統圓形設計。這既是物理特性帶來的固有局限，也是半導體產業亟待突破的固有范式。

圓形→方形的“幾何賬”

在此之前，要先了解，為什么晶圓是圓的，而芯片卻是方的。

單晶直拉法工藝中的旋轉提拉決定了硅錠的圓柱型，從而決定晶圓是圓形的。直拉法的過程是先在坩堝中將高純硅加熱為熔融態，再將晶種（籽晶）置于一根精確定向的棒的末端，并使末端浸入熔融狀態的硅，然后將棒緩慢向上提拉并旋轉。 通過對提拉速率、旋轉速率與溫度的精確控制，就可以在棒的末端得到一根較大的圓柱狀單晶硅棒，后續再對硅棒進行打磨、拋光、切割等工序后，就能得到一片可用的圓形的硅片。

而芯片在晶圓上以方形排列，切割時只需沿直線進行，效率高且浪費少。 如果芯片是圓形的，切割過程會更加復雜，耗時更長。方形芯片在封裝過程中更容易與引線或焊盤對齊，尤其是采用Flip chip型封裝時，方形設計更便于機器操作。

首先是材料浪費難題。傳統12英寸圓形晶圓在切割方形芯片時，邊緣會產生大量無法利用的浪費，面積利用率通常不足85%。而采用矩形路徑的面板級封裝，面積利用率可輕松突破95%。這種“去邊角化”的設計，使得單次制程可產出的芯片數量大幅增加，據行業估算，從晶圓級封裝過渡到面板級封裝，單位成本有望降低20%至30%以上。

其次是尺寸剛性限制。隨著技術復雜性在亞20nm節點上的加速，半導體制造成本已經快速增加，晶圓尺寸從300毫米過渡到450毫米將是解決這一問題的方法之一，但對應的基板尺寸難以滿足 AI 芯片持續擴大的封裝需求。

更關鍵的是翹曲失控風險。大尺寸圓形基板在高溫封裝過程中，因應力分布不均易出現翹曲變形，導致信號傳輸中斷，而方形基板通過規整的結構設計，可將翹曲度控制在更低的范圍內，完全適配先進封裝的精度要求。

“方”寸之爭，兩條主流路線

當前扇出型封裝存在兩大技術分支，即扇出型晶圓級封裝（FOWLP）以及扇出型面板級封裝（FOPLP）。其中FOWLP基于圓形的晶圓來進行封裝，FOPLP使用方形的面板作為基板。

根據Yole報告，FOWLP技術面積使用率<85%，FOPLP面積使用率>95%，可以放置更多的芯片數，成本也比FOWLP便宜；面板級封裝的成本與晶圓級封裝相比將會降低66%。

方形基板的世界遠不止FOPLP。

臺積電的CoPoS 技術也是基于CoWoS 2.5D 封裝的“面板化”所演進。其與FOPLP有著本質的不同。FOPLP沒有中介層，主要用于電源管理、傳感器等成熟制程；而CoPoS 的全稱為 Chip-on-Panel-on-Substrate（芯片-面板-基板封裝）。CoPoS 的技術核心在于，將芯片模組搭載到面板級基板上完成封裝，通過更大尺寸的方形面板來提升面積利用率，同時支持更大規格的封裝尺寸。這一點對于未來超大型 AI GPU、AI ASIC以及 HPC芯片至關重要——下一代 AI 芯片需要整合更多運算晶粒和更多組 HBM，傳統封裝的尺寸限制將逐漸無法滿足需求，而 CoPoS 恰好能突破這一瓶頸。

在 AI 、 HPC 、功率電子甚至航空航天領域，一場關于 “ 形狀、材料與性能 ” 的暗戰早已白熱化。

先看方形硅基板。它由高純度單晶硅制成，最大的優勢是熱膨脹系數與芯片幾乎完全一致，因此翹曲極小，還能在上面集成高密度的硅通孔。早在2024年三菱材料就曾宣布已經能生產600mm×600mm的方形硅基板，專為超大尺寸的AI芯片服務。它的缺點是成本高昂，大尺寸制備難度大。

再看玻璃基板。玻璃基板依托低熱膨脹系數、高平整度、低介電損耗等優異材料特性，搭配 TGV 玻璃通孔互連技術，可充分發揮大尺寸面板制程優勢，有效解決傳統封裝基板的翹曲、布線密度不足、高頻信號損耗大等問題。這是目前業界最熱門的材料，英特爾和臺積電都在拼命押注。

陶瓷基板則是一條完全不同的技術路線。它通常由氧化鋁、氮化鋁或碳化硅制成，最大的亮點是超高導熱——氮化鋁的導熱系數可以達到170-230W/m·K左右，同時耐高壓、抗腐蝕，能在極端環境下長期可靠工作。它的短板是大尺寸易碎，成本也比有機基板高。

如果說FOPLP把“方形”帶入了封裝的主流視野，但真正決定未來芯片性能、尺寸和成本的，是這些承載電路、傳遞信號、帶走熱量的基板材料。

方形基板，巨頭搶注中

據悉，臺積電正全力推進新一代面板級封裝技術CoWoS。目前的重點研發規格為310×310毫米，并正在評估在該尺寸上整合玻璃材料。德國設備商SCHMID首席銷售官Roland Rettenmaier指出，目前整個行業正逐步走向標準化，主流面板尺寸包括310×310毫米、510×515毫米以及600×600毫米等多種規格。臺積電此次重點推進的310×310毫米規格，正是為了在封裝面積、生產良率與設備兼容性之間尋找最佳平衡點。

早在臺積電InFO 問世后，日月光即投入扇出型面板級封裝的研發，目標提供更低單位成本的先進封裝方案。經過長期技術攻關，日月光已克服面板翹曲等關鍵難題，取得顯著進展。日月光在早期以300×300mm規格試產FOPLP，獲得不錯的良率表現；目前已將面板規格推進到600×600mm，并認為若600mm級產品的良率符合預期，將有客戶導入，屆時600×600mm 可望成為FOPLP 主流規格。根據日月光營運長吳田玉于2025年2月的說明，該產線將于2025年底前完成試產，2026年起送樣予客戶進行產品認證。此意味著日月光將在2026年正式承接客戶訂單，為市場提供商業化的面板級封裝服務。

根據TrendForce，AMD已與日月光接洽討論以FOPLP 封裝PC 處理器，Qualcomm（高通）則與日月光洽談將電源管理IC采用FOPLP。

群創光電也已掌握超大面板封裝制程，是目前業界面板尺寸最大的FOPLP 生產者。群創的FOPLP 面板尺寸高達700mm×700mm，遠超其他業者常見的300～600mm規格。群創已展開第二期產能擴充，試量產產線月產能約達1000片超大面板，并已送樣給多家海內外客戶驗證。市場消息指出，群創已獲得歐系IDM大廠恩智浦和意法半導體的訂單。應用方面，群創切入的產品包括消費性電子以及車用電子等成熟制程芯片。

力成科技也是最早投入FOPLP 的OSAT 廠商之一。截至2025年，力成已經完成面板級封裝產能的布建，并率先進入量產階段。業界指出，力成搶在臺積電、日月光之前，與國際IDM大廠聯手小量生產FOPLP新品，雖目前占營收比重有限，但隨先進封裝市場朝面板級發展，力成有望快速拓展新商機。

英偉達也在關注FOPLP技術，早在2024年就有市場消息稱英偉達有興趣在Blackwell架構芯片中引入FOPLP封裝技術，應用于GB200。但后續隨著GB200的發布，未有相關更新。

除了封裝技術外，玻璃基板技術的推進也成為關注重點。

2023年9月，英特爾宣布推出業界首款用于下一代先進封裝的玻璃基板，計劃于2026 年至 2030 年量產。英特爾已在玻璃基板技術上投入了大約十年時間，是最早開發出玻璃基板解決方案的公司。

早在CES 2024上，三星電機就已提出，將建立一條玻璃基板原型生產線，目標是2025年生產原型，2026年實現量產。業內人士表示，三星電機已選定了玻璃基板中試線的設備供應商，包括韓國企業Philoptics、重友和來自海外的Chemtronics、LPKF樂普科等。

韓國SK集團旗下的Absolics投資了6億美元，計劃在喬治亞州科文頓建一座月產能達4000塊的玻璃基板工廠。SK海力士通過這家美國子公司涉足該領域;中國的京東方已將玻璃基板確立為核心戰略，計劃2027年實現高深寬比產品量產......

方形基板，還要跨過幾道難關？

方形基板雖在空間利用率、材料損耗控制等方面展現出理論優勢，但短期內絕無可能替代圓形基板的主流地位。

圓形基板歷經數十年產業化發展，已形成從單晶生長、切割拋光到光刻、薄膜沉積的全鏈條成熟配套體系，設備、工藝、檢測標準均圍繞圓形幾何形態深度優化，這種龐大的工業慣性和生態粘性極難被打破。方形基板若想撼動其地位，必須直面若干尚未攻克的核心難題。

首先，方形基板的邊緣應力分布遠較圓形復雜，在高溫工藝中極易產生翹曲與裂紋，直接影響良率。

其次，現有主流制造設備——如旋轉涂膠臺、圓形等離子刻蝕腔體——均基于軸對稱設計，改為方形需對核心腔室乃至整線布局進行顛覆性改造，投資規模巨大且風險未知。

最后，方形基板的搬運、定位與掩膜版對準精度控制，在量產級別上尚缺乏成熟穩定的工程方案，碎片率與均勻性問題突出。

綜合來看，盡管少數頭部企業與研究機構已在化合物半導體或先進封裝領域展開試點，但要真正解決從材料生長到設備兼容再到良率爬坡的全鏈條難題，或許至少還需要5年以上的時間。

責任編輯 | 汪鵬