上海
7月6日，據《科創板日報》援引知情人士稱，將于今年秋季發布的華為Mate90系列，計劃搭載基于“韜（τ）定律”的新麒麟芯片（麒麟2026）。
今年5月25日，在2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波發布“韜定律”，這是中國企業在全球半導體領域首次提出引領產業發展的新原則。
7月4日，觀察者網獲悉，根據中國科學院科技論文預發布平臺ChinaXiv最新公示論文，何庭波于7月3日發布《面向多層級電子系統的時間縮微理論》（韜定律）V2版本。
5月25日，華為何庭波發表“半導體新路徑探索與實踐”主旨演講 華為
相比5月25日發布的V1版本，新版在原有理論框架基礎上，補充了大量工程落地細節、實測量化數據和產品演進路線，進一步完善了以時間常數τ為核心的后摩爾時代縮放理論體系。
從論文結構來看，V2版本對V1版本的引導段落進行了整合，形成8章完整論述體系，章節邏輯和技術分層更加清晰。新版論文還新增多張原理與實物示意圖，覆蓋τ分層時空模型、LogicFolding架構、鍵合界面截面、Unified Bus互連架構、Hi-ONE光引擎等核心技術，使“時間縮微”理論從概念闡述進一步延伸到系統級技術路徑展示。
近年來，摩爾定律面臨物理極限和經濟效益的挑戰，晶體管尺寸縮小帶來的紅利逐漸消退。在這一背景下，韜定律提出以時間縮微替代幾何縮微，以系統性降低時間常數τ為目標，通過邏輯折疊等創新技術持續壓縮信號傳播時延，進一步提升晶體管密度，提高芯片的性能。
多名業內人士也表示，目前光刻機的制約導致芯片性能難以繼續突破，在先進工藝受限時，如何制造高性能的芯片，是韜定律受關注的原因。
據何庭波此前透露，基于韜定律，華為已設計并量產了381款芯片，服務于移動、AI、汽車、工業和基礎設施市場。
本文系觀察者網獨家稿件，未經授權，不得轉載。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
