上海
圖為華為半導體負責人何庭波
【華為何庭波發布V2版“韜定律”論文 補充工程細節和實測數據】財聯社7月4日電，根據中國科學院科技論文預發布平臺ChinaXiv最新公示論文，華為半導體負責人何庭波于7月3日發布《面向多層級電子系統的時間縮微理論》（業內也稱“韜定律”）V2版本。相比較5月25日發布的V1版本，新版論文在原有理論框架基礎上，補充了大量工程落地細節、實測量化數據與產品演進路線，進一步完善了以時間常數τ為核心的后摩爾時代縮放理論體系。在工程落地方面，V2版本深度闡釋核心技術LogicFolding的齒比（gearratio）概念，在混合鍵合間距接近頂層金屬布線尺寸時，3D設計空間從傳統的“宏塊級離散優化”轉向“單元級連續優化”，可實現全局最優的垂直邏輯劃分，突破了傳統3D堆疊僅能按功能塊分層的局限。V2版還新增量產實測數據表，明確給出Kirin2026與基準Kirin9030Pro的電壓、頻率、歸一化功耗、面積與功率密度參數。
責任編輯：李超_NB12814
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
